Was braucht man zur FPGA-Programmierung?

Dieter Wiedmann schrieb:

AFAIK sind die A54SX im PQFP relativ billig. Die Fuse-Based sind =FCbrigens neben Space und Mil auch im Automotive noch gerne im Einsatz.=20

bye Thomas

Reply to
Thomas Stanka
Loading thread data ...

"Peter Nyffeler" schrieb

Hallo Peter,

das dachte ich auch immer ;-)

Aber seit dem ich mal identischen VHDL code über Xilinx ISE 3.3 und Altera MAXplus II 10.1 gejagt habe ...

Ergebnis: Die Xilinx Version passte in ein XC9572 und Altera wollte ein EPM7256 Chip dafür.

Gruß

Hans-Georg

Reply to
Hans-Georg Lehnard

Am Wed, 20 Sep 2006 11:26:56 +0200 schrieb Rafael Deliano :

Was ist eigentlich der Unterschied zw. Fuse und Antifuse in der praktischen Verwendung? Die "bit-map" muß ja in jedem Falle eingebrannt werden, egal nach welcher Technologie der "Programmspeicher" arbeitet. Wie kann man eigenlich Sicherungen "leitend brennen"?

--
Martin
Reply to
Martin

Womit kann man heutzutage einen der früher üblichen GALs (22V10 bspw., oder?) programmieren? Mit welcher Soft- und Hardware? Angeblich ging das bspw. mit Max plus. Alteras Quartus II - CD ist vorhanden, aber GAL-Programmierung habe ich in der Hilfe nicht gefunden.

mfg

Manfred W.

Reply to
Manfred W.

Ich verwende immer noch GALs aus pekuniären Gründen, technisch sind sie nichtmehr attraktiv. Für flexiblen Adreßdecoder auf Einplatinencomputer reichen sie aber. Und ich erwarte, daß sie noch existieren werden, wenn andere Hersteller jeweils ihre kleinen CPLDs abkündigen.

Als Programmiergerät für Oldtimer habe ich antiken GALEP-2 und dafür ist auf der Conitec-Webseite eine aktualisierte Software die neuere GAL-Varianten unterstützt, es wurde ja der Programmieralgorithmus mal verändert.

Für frugalen Entwurf gibts im www immer noch die letzte Version der public domain PLAN/OPAL-Software von National. Bei Bedarf kann ich die hier raussuchen. Eigentlich DOS, läuft hier aber auch noch unter Windows ME. Man gibt da als Textfile die Gleichungen ein, Programm nudelt sie durch und macht das Jedec-File. Ist nicht frustrationsfrei: manchmal meckert es nicht und macht defektes File. Kommentare/Warnings waren dann nur im List-File.

MfG JRD

Reply to
Rafael Deliano

Mit Software des GAL-Herstellers, würde ich mal stark vermuten. Programmieren mit Programmiergerät, da is' nix mit ISP.

Gruß Henning

Reply to
Henning Paul

In der Uni hatten wir dafür PALASM verwendet.

Gruß Henning

Reply to
Henning Paul

Die ehemaligen PALs, bipolaren PROMs hatten NiCr-Fuse, mit 300 Ohm im Lieferzustand und gebrannt >10M. Diese Sorte Fuse wurde ab 1970 eingeführt, aber

2kx8 PROM anno 1988 war wohl ca. die Obergrenze.

Die antifuse hat 100M im Anlieferzustand und 500 Ohm programmiert. Man hat zwei sich kreuzende Leitungen die durch ein dünnes Dieelektrikum getrennt sind. Dieses wird durch die Programmierspannung zerstört. Entwicklung wohl ab 1988, lieferbar in frühen 90ern.

1994 hatte man bei Actel bzw. TI bereits 112k - 750k Fuses pro IC.

MfG JRD

Reply to
Rafael Deliano

Die DOC-Seiten nicht gelesen, das Format unterstützt mein PC leider irgendwie nicht. Bezüglich der pdf-Kommentare von Actel dazu: ihrer Meinung nach Überspannung. Wie ja schon im thread geschrieben: dünnes Dieelektrikum wird durch hohe Spannung niederohmig gemacht. Das 1994 TI-Datenbuch gibt für Versorgung 5V Betrieb und 7V max an. Aber Reliability-Angaben dort bei Tests mit

8nm bzw. 9,5nm Dieelektrika ( übliche Bauteilsstreuung ) wurden bei 8 - 14V gemacht. D.h. es it nicht Leistungs-Mosfet dessen Gate bei 20Vmax spezifiziert wird, wo man aber Spannung auf 60-80V anheben muß bis Leckstrom steil ansteigt. Die NASA-Entwickler hätten wissen können, daß keine Spikes auf Versorgung tolerierbar sind.

Daß die Spannungsfestigkeit chargenabhängig ist, wird verklausuliert ja im Datenbuch angegeben. Sollte für NASA kein Problem sein, da sie ja dokumentierte ICs kaufen und einige der Serie bis zur Zerstörung testen können. Umgekehrt: Raumfahrt setzte früher maskenprogrammierte GateArrays für sowas ein. Das war kostenmässig nie sonderlich darstellbar.

MfG JRD

Reply to
Rafael Deliano

Doktorarbeit ??? Also mit "ich habe einen FPGA zum laufen gebracht" wird das sicher nichts. Mit FPGAs spielten bei uns an der TU Chemnitz schon die Studenten am Anfang des Hauptstudiums. Für ein dissertationswürdiges Innenleben der FPGAs brauchts schon etwas ausgefallenerer Hardware-Algorithmen. Und für die reicht dann ein billiger Xilinx Spartan eher selten, wobei in die heutzutage schon einiges reingeht. Da wird es dann möglicherweise auch ein Xilinx Virtex, und die kosten schon mal einige kEUR. Dir ist hoffentlich auch klar, daß man zum programmieren von FPGAs VHDL oder Verilog richtig können sollte. (Wenn ich drann denke was meine Studenten manchmal zusammengeschrieben haben läuft's mir heut noch kalt den Rücken runter.)

MfG Michael

Reply to
Michael Schlegel

Michael Schlegel schrieb:

FPGAs sollten mMn eher Werkzeug sein, bspw. um irgend einen Algorithmus in Hardware zu gießen.

Bei uns 6. Semester.

Das glaube ich kaum, die Dinger für unseren MASI

formatting link
lagen IIRC im mittleren zweitstelligen Eurobereich.

Ist aber auch eine verquere Denkweise, die man sich da aneignen muß, zur Entschuldigung. Vor allem, wenn man vorher "klassisch" programmiert hat.

Gruß Henning

--
henning paul home:  http://www.geocities.com/hennichodernich
PM: henningpaul@gmx.de , ICQ: 111044613
Reply to
Henning Paul

Rafael Deliano schrieb:

Das Problem um das es bei dem Link geht l=E4sst sich am besten als Designfehler der Fuses f=FCr RT54-SXS (AFAIK prinzipiell auch f=FCr die A54SX-S MEC g=FCltig) umschreiben, der in gewissen F=E4llen dazu f=FChren kann, das die Fuse ihren Widerstand etwas =E4ndert (nach bisheriger Meinung als early death). Im Worstcase kann dadurch die Signallaufzeit der Fuse im Bereich wenige ps bis zu ein paar us ver=E4ndert werden (Abh=E4ngig auch von der Art der Fuse). Je nach Design kann so ein Fehler die Empfindlichkeit des Designs gegen=FCber Temperatur, Spannung und Alterung erh=F6hen, zum sofortigen Ausfall f=FChren oder einfach unbemerkt bleiben.=20

bye Thomas

Reply to
Thomas Stanka

Hallo Manfred,

Die SW stellen die jeweiligen Hersteller der Devices zur Verfügung. Sprache ist meist ABEL oder eine Abwandlung davon. VHDL für so kleine Käfer ist Overshot....

Lattice ISPLever bzw. Synario

formatting link
PALASM
formatting link
Xilinx WebPack sollte auch bei den CPLDs die ispGAL unterstützen (?) Atmel ProChip Designer oder WinCUPL
formatting link

Altera Quartus nur für die grösseren MAX II CPLDs

tschuessle Bernhard Spitzer

--
bash.org - Top 100...
 hm. I've lost a machine.. literally _lost_. it responds to ping, it 
works completely, I just can't figure out where in my apartment it is.
Reply to
B. Spitzer

ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.