Ich habe zwei (!) Mal kaputtes RAM gehabt, was zu seltenen Crashes und
nicht stimmten, war der Fall klar, aber memtest hat trotzdem noch 18 Stunden gebraucht, um mir Fehler zu zeigen. Sowas wollte ich nie wieder,
es wirklich funktioniert, und das Mapping der RAM-Sockel auf die Vorstellungen meines Betriebssystems, hab ich ausprobiert, indem ich mit einem an 0 Volt angeschlossenen Widerstand am Speicher rumgeprokelt habe
-> haufenweise Fehler angezeigt / korrigiert.
Im Betrieb hab ich in den letzten 5? Jahren dann nur einen Fehler geloggt.
Hanno
PS. de.rec.fotografie? Ich leite mal zu de.sci.el um...
Speicher OK ist. Ohne ECC kannst du es nur hoffen. Ausserdem bekommst du es mit wenn der Speicher ein Problem entwickelt. Ohne ECC kann es bis du es merkst schon eine Menge Daten geschreddert haben.
Schlicht deshalb, weil die mit nahezu 100% postwendend wieder auf dem Tisch liegen. Das ist bei non-ECC leider anders. Rechner laufen mit defekten Speichern
Man hat dann irgendwelche organische Pampe auf den Chip gepackt
Gegen die schnellen in der kosmischen Strahlung hilft auch daumendickes Blei nix.
und ob das auch passiert? Teststrukturen einbauen verHeisenbugt die Schaltung. (Observing it affects the outcome)
nochmal. Da sind schnell ein paar Takte vergangen bis die Daten
kennengelernt, der hatte Siemens-64K-Rams in seiner Z80-Konstruktion und das lief alles nicht stabil. Nur das Speichertestprogramm, das dann aber beliebig lange. Ja, die Rams brauchten 8-Bit-Refreshadressen
das geschickt verdeckt. Auch ein Heisenbug.
Das Konfigurationsram des FPGAs kann man nicht korrigieren, das
wieder auszulesen, aber die Daten enthalten auch don't-care-Stellen
Bits zu betrachten. Wo soll man das nun wieder strahlungsfest aufheben? Da ist es einfacher, jede Minute das RAM aus einem strahlungsfesten ROM einfach nachzuladen.
Das geht im Prinzip wie das Booten des FPGAs aus dem ROM, man muss nur rechtzeitig den Ladetakt stoppen, bevor das FPGA sein globales
Zustand der Benutzer-Schaltung futsch. Wenn man alles richtig
transparent. Man nennt den Vorgang Scrubben.
als 16-Bit-Ram zu benutzen. Das ist in Wirklichkeit ein kleines Fenster ins Konfigurationsram. Man ahnt schon, was passiert, wenn man das Konfigurationsram alle Minuten in seinen Grund-
Meine Software-Kollegin hat sich beschwert, dass ihre Register
lange genug in Ruhe gelassen hat.(die Register).
er nur D-Flipflops benutzt hat. Das war eigentlich recht simpel. Nebenbei hat es bewiesen, dass das Nachladen funktioniert. 1/2 :-)
Die Nachladelogik ist im Benutzerland von genau dem FPGA, das
vergammeln.
Jedes FlipFlop, jedes Gatter. Alles ist streng synchron. In jedem Takt werden die 3 FlipFlops miteinander verglichen. Wenn eins abweicht, wird es als falsch angesehen und statt dessen
dann wieder in Ordnung.
Dem FPGA-Compiler ist das alles ein Graus. Er stellt umgehend fest, dass er 2/3 der Logik einsparen kann und dass trotzdem das gleiche rauskommt. Das ist ihm erstaunlich schwer abzu-
True und False. Die wurden ausserhalb des Chips fest mit 0 oder
3.3V verbunden. Das hat man dem Compiler aber nicht verraten. Optimierungsversuche liefen deshalb ins Leere.
wie standard_logic / sl_vector aussieht und die Verdreifachung
als Kriegswaffe und darf nicht aus den USA exportiert werden.
Ja, genau.
Ich glaube nicht, dass einer der China-Hersteller seinen Krempel jemals zu einem Beschleuniger geschleppt hat.
Da kaufe ich lieber ordentlichen Speicher und verzichte auf hochgeschraubtes Timing. Mit einem Crash alle 5 Jahre kann ich leben.
Ich hatte das beschrieben, weiter unten steht noch das Originalzitat.
Auswertung/Korrektur passiert in dem Chip, der den Speicher verwaltet, also heutzutage direkt die CPU. Wenn du jetzt also irgendwie am Datenbus
viele) falsche Bits gibt, dann sollte sich bei geeigneter Konfiguraton
reichen... mal ausprobieren :)
das nicht gut (tm). Wie und warum die Bits genau falsch sind, kann mir
instantan ab, mit ECC nicht, aber er beschwert sich. Das entspricht der Theorie und insofern kann der konkrete Aufbau schon mal nicht so ganz falsch sein.
Altbekanntes Problem... die Speicher mit 8-Bit-Refresh gab es dann billiger :)
[...]
Kobaltquelle? Linearbeschleuniger? :)
Wie beschrieben - meiner Meinung nach nicht notwendig. Bitfehler ist Bitfehler.
Daten/Code) eher deine Daten versauen als denen Rechner crashen, so war
immer noch nicht, ob es an der Hardware oder Software liegt. Ob und wann
mit der Zeit Fehler entwickelt, so war es ja auch bei mir.
Modelsim. Da kann man nach Herzenslust Fehler in die Userschaltung injizieren. Es ist schon lustig zu sehen, wenn man bei einem 32-Bit-
Und single points of failure gibt es immer noch genug. Die Reset/ PowerUp-Logik des FPGAs z.B. ist Hardware, und man kommt nicht dran. Aber gegen die Millionen Konfigurationsbits im RAM ist das ein Klacks.
Das Power supply ist z.B. ein single point of failure. Und so ein Reglerchip ist auch nicht immun. Aus dem Datenblatt eines Radiation Hardened Exemplars: <
formatting link
>
Aber irgendwo ist Schluss.
Auf der ISS wohnen letztlich Leute, soo schlimm ist es dort noch nicht.
Ich habe aber z.B. einen schnellen JFET-OpAmp nicht bekommen, weil niemand die Strahlungstests machen & dokumentieren wollte. Da musste
Die meisten Speicherzugriffe sind Code, weil jeder Befehl seinen Opcode braucht, aber bei weitem nicht jeder Befehl greift auf Daten im Speicher zu. Hat der Cache, der 99% aller Zugriffe abwickelt auch ECC?
den laufenden Rechner mit Blitzlicht zu fotografieren :)
Irrelevant. Bei Von-Neumann-Architektur liegen Daten und Code im
Speicherzellen die gleiche Wahrscheinlichkeit, durch ionisierende Strahlung einen mitzubekommen. Wenn mehr Daten als Code im Speicher sind, trifft ein solches Ereignis entsprechend eher Daten als Code. Ob, wann und wie oft man die Daten dann abholt ist erst mal egal.
Ja. Oder zumindest Parity - falls man sich im Fehlerfall die Daten aus dem Hauptspeicher einfach noch mal neu holen kann.
Am 14.10.2017 um 00:03 schrieb Hans-Peter Diettrich:
Das ist veraltet. AMD hat seit der AMD64-Architektur (also 2003) integrierte Speichercontroller, Intel zieht langsam nach - jedenfalls gibt es i3 und i7 mit integriertem Speichercontroller. AMD64 hat immer
man bei den Prozen, die trotz integriertem Speichercontroller kein ECC
ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here.
All logos and trade names are the property of their respective owners.