Kurze Schaltplan-Frage

Nicolas Brentz schrieb:

Soweit richtig.

Nö, Pin 13, Clock Enable. Vdd und Vss müssen natürlich auch an 5V bzw. Masse angeschlossen werden. Das geht aus dem Schaltplan nicht hervor.

CU Christian

--
Christian Zietz  -  CHZ-Soft  -  czietz (at) gmx.net
WWW: http://www.chzsoft.com.ar/
PGP-Key auf Anfrage oder ueber http://www.keyserver.net/

Christian Zietz schrieb:

ACK, und zudem hat Arne das reichlich umständlich realisiert. Einfacher ist es einen 74HC4017 zu verwenden, die LEDs direkt an die Ausgänge, Kathoden zusammenklemmen, *einen* Widerstand (68R für blaue LEDs) nach Masse. Der PNP-Transistor und die beiden Widerstände fallen weg, das Eingangssignal geht direkt auf Clk, evtl. mit 22k Pullup.

Gruß Dieter

"Nicolas Brentz" schrieb im Newsbeitrag news: snipped-for-privacy@uni-berlin.de...

Du hast offenbar einen HEF4017, mit den Eingaengen CP0?CK, CP1=EN, MR=R statt dem CD4017 von

(ehemals Harris) mit CLOCK, CLOCK INHIBIT und RESET, von oder Fairchild mit CLOCK, CLOCK ENABLE, RESET, (CLOCK, EN, RESET). Bei wem es aber CK, EN und R heisst, weiss cih auch nicht. An VDD kommen uebrigens Plus 5V.

Es sei denn, dein Taster prellt (wie jeder mechniasche Taster). Dann schau unter F.29.1. Entprellen von Tastern in die de.sci.electronics FAQ:

--
Manfred Winterhoff, reply-to invalid, use mawin at despammed.com
homepage: http://www.geocities.com/mwinterhoff/
Read 'Art of Electronics' Horowitz/Hill before you ask.
Lese 'Hohe Schule der Elektronik 1+2' bevor du fragst.

Vielen Dank, das klappt. Kann mir jemand mal für die Zukunft die Bezeichnung erklären? Vdd, Vss und das negative CP1 alias enable?

Danke!

Für VDD, VSS etc. fand ich

ganz nett

/ClkEnable tut hier wenn es auf High ist die Clock unterbrechen, d.h. solange das Signal High ist, wird nicht gezählt. Nur wenn es Low ist, kommt die Clock überhaupt beim Zähler an.

Greetz Dennis