In article , snipped-for-privacy@drkoenig.de (RA Dr.M.Michael König) writes: |> Am 23 Jul 2003 13:18:09 GMT, meinte snipped-for-privacy@in.tum.de (Georg Acher): |> |> >Ja, 2k2 ist der "empfohlene" Pullup-Widerstand für I2C, CMOS wird sich davon |> >nicht stören lassen (sind ja nur max. 2mA). |> |> In der Doku vom 24C01 wird aud ein Diagramm, bei dem maßgeblich die |> Buskapazität den Lastwiderstand bestimmt. 2k2 ist da der niedrigste |> Wert ("empfohlen" ist da nichts). Von welcher Buskapazität müßte ich |> ausgehen?
Naja, kommt auf die Länge des Kabels an... Wenn es direkt (in cm-Entfernung) an den Chips hängt, ist das inkl. Pins wohl weniger als 40pF.
|> >|> +5V -----2.2k-----+ |> >|> O ---------| >|> I -------+-| >|> 0V --47k--+ |> >Das sollte gehen wenn der I2C-Takt langsam genug ist (sonst fällt I über |> >den 47K nicht schnell genug wieder auf 0). |> |> Wieviel ist "langsam" quantifiziert? Gibt es eine alternative |> Beschaltung?
Hängt auch wieder von der Kapazität ab. So aus dem Bauch heraus würde ich mit 47k nicht schneller als einige 10kHz wollen, sonst wird das Signal an I nicht mehr so ganz digital. Die Entladeverzögerung muss man dann natürlich auch bei der Auswertung von I berücksichtigen, sonst speichert man den Wert schon ab, während er gerade noch stark fällt. Wenn man schon Werte variiert, darf der "neue" 47K auch nicht zu klein werden, da er sonst den "2k2"-Pullup zu stark belastet...
Georg Acher, acher@in.tum.de
http://wwwbode.in.tum.de/~acher
"Oh no, not again !" The bowl of petunias