Zabezpieczenie zawartosci FPGA

Feb 25, 2005 40 Replies

W artykule <cvsd11$md9$ snipped-for-privacy@news.dialog.net.pl> Piotr Wyderski napisal(a):

To wydaje sie wiekszym problemem, ale mozna wykorzystac pomiar czasu miedzy jakimis zjawiskami asynchronicznymi (np. na I/O). Samo sprawdzenie klucza nie musi przeciez odbywac sie zaraz po zabootowaniu ukladu. Rownie dobrze uklad moze pochodzic chwile, i dopiero potem sprawdzac.

Przy okazji, pomysl nie jest moj tylko ktoregos inzyniera z Xilinxa, niestety nie jestem w stanie odszukac szczegolow dotyczacych autora.

Pozdrawiam Krzysiek

Join the Discussion

Have something to add? Share your thoughts — no account required.

Didn't find your answer?

Ask the community — no account required