Szpilki na wyjściu DAC

Filip Ozimek pisze:

Są 2 możliwości (moim zdaniem ;P) - albo szpilki powstają przez stany przejściowe na WYJŚCIACH bramek - wówczas nie ma innej opcji jak filtrować sygnał wyjściowy (RC powinien wystarczyć) albo sygnały cyfrowe przepuszczać przez RC - jedno i drugie pogorszy szybkość działania... Druga opcja jest taka, że te szpilki przechodzą przez zasilanie!! Wówczas to odpowiednie blokowanie zasilania bramek i odfiltrowanie dobre zasilania DAC...

Pozdrawiam Konop

Czesc

Jak szerokie sa te szpilki ? Moga pochodzic ze stanow przejsciowych z cyfrowki.

Co jest podlaczone do takiego daca na wyjsciu analogowym?

Adam

Może być także efektem asynchronicznego przełączania bitów wyjściowych. Nie wiadomo jaki licznik.

Filip Ozimek pisze:

Użyj licznik synchroniczny albo - jeszcze lepiej - licz w kodzie Graya.

Użytkownik "Adam Dybkowski" snipped-for-privacy@45wp.pl napisał w wiadomości news:gbh0gd$bg1$ snipped-for-privacy@news.wp.pl...

A masz pomysl na przetwornik DAC w kodzie Graya ?

Szpilki sie eliminuje kondensatorem. Oczywiscie warto wczesniej zadbac o rownoczesna zmiane.

J.

Przeanalizuj kod. Dzieścia lat temu robiłem na grayu 7 bitowym. Niestety drabinki i wartości już nie pamiętam ale do 7 bitów da się. Z ośmioma też wyda ale złożoność rośnie dwukrotnie. O ile sobie przypominam potrzebna była negacja niektórych bitów a niezanegowane oczywiście trzeba było buforować aby uniknąć przesunięcia. Chodziło ładnie bez szpilek i przetwarzało sygnał na telewizyjny, czyli ok 5MHz

JanuszR

Konop pisze:

Tutaj jest fragment

Problem "stary jak świat". Żadne filtry , żadne kody Graya jak sugerowali przedmówcy. Szpilki są wynikiem pewnego czasu nieustalonych stanów na wyjściach licznika. Rozwiązanie następujące: za licznikiem dajesz zatrzask , który zatrzaskuje na ujemnym zboczu sygnału zegarowego. Licznik oczywista oczywistośc zlicza na dodatnim zboczu zegara. Idę o zakład , że problem zniknie.

MH

W grayu szpilka ma wysokość max najmłodszego bitu (można ją potraktować jako chwilowy błąd przetwarzania), w bin szpilka maksymalnie wynosi połowę zakresu.

JanuszR

Zgoda ... Jednakże rozwiązanie najprostsze jest najlepsze , zgadzasz się? No a takie chyba przedstawiłem..

MH

MH pisze:

To zależy, rozwiązanie z zatrzaskiem jest synchroniczne i wolniejsze. Nie zawsze dysponujesz zegarem. Rozwiązania bardzo szybkie, o ile można, lepiej jest projektować jako asynchroniczne. Teraz w dobie 350MHz kości FPGA rzadko się stosuje asynchroniki bo przeważnie nie trzeba, wtedy panował 10MHz TTLek.

JanuszR

Tylko o ile pamietam to 191 jest licznikiem synchronicznym. Czyli zasadniczo nie rozni sie od zatrzasku.

A pamietasz jak zrobiles ten przetwornik ? Bo znajduje tylko patent US nr 4591826, ale nie bardzo rozumiem.

P.S. a przy okazji mi sie wyguglalo

J.

klucz leży w kodzie graya, w którym w małym przedziale, negując odpowiednie bity można dobrać wagi drabinki. Potrzebny był przetwornik wizyjny a gotowych na rynku nie było. Przetwornik (na tranzystorach) pracujący ze składaniem sygnałów, którego naturalnym kodem jest gray. Dekoder (fragment przetwornika) zbudowany na bramkach transmisyjnych (coś a la super szybki komparator ale ma dwa wejścia i dwa wyjścia, zanegowane i nie). Dzisiaj to nie ma żadnego praktycznego znaczenia, kości wizyjne i lepsze są w zasięgu ręki. Na specjalne życzenie mogę wygrzebać i opublikować w internecie co z uwagi na moje obecne zajęcie potrwa przynajmniej 3 mc.

JanuszR

Przeczytałem

JanuszR

A to niby dlaczego ??!!

ŻE CO ??? To czym 'napędzasz' licznik ??

Kto Ci takich idiotyzmów nakładł do głowy?

MH

Mowa jest o przetworniku napędzanym przez licznik. Nie każdy przetwornik musi być przez licznik napędzany.

Wyłazi brak doświadczenia. No ale mnie wierzyć nie musisz. Poczytaj o komputerach o architekturze asynchronicznej, są znacznie wydajniejsze. Czasami opłaca się sięgnąć do dawno zapomnianych rozwiązań.

JanuszR