Czkawka to nie DCM. Czkawka to odłączanie oscylatora przez komparator po przekroczeniu żądanego napięcia na wyjściu. Odcinanie a nie zmiana częstotliwości czy czasów czy też wypełnienia. Na przykład w MC34063 wypełnienie jest stałe (dla dużych Ct rzędu
80%), dopóki nie odbije się o ograniczenie prądowe. Dopiero wtedy zaczyna się ograniczanie wypełnienia i wzrost częstotliwości pracy. Aż do zablokowania przez komparator. [...]Użytkownik "RoMan Mandziejewicz" snipped-for-privacy@pik-net.pl.invalid> napisał w wiadomości news: snipped-for-privacy@pik-net.pl.invalid...
Myślałem, że przez czkawkę rozumiecie taką sytuację, gdy są sporadycznie pojedyncze impulsy. P.G.
Użytkownik "RoMan Mandziejewicz" napisał w wiadomości Hello J.F.,
Zajrzalem do pdf, i nijak mi to do PWM nie pasuje. Cyfrowe wejscie komparatora, no wlasnie - komparatora, opis dzialania w paru miejscach itd.
TNY253/..
J.
Tak się objawia czkawka. W miarę wzrostu obciążenia średnia gęstość impulsów rośnie ale nadal są niezbyt uporządkowane co tworzy charakterystyczny hałas. Mądrzejsze układy włączają dzielniki za oscylatorem i przynajmniej nie ma skwierczenia. Ale pogarsza to odpowiedź na gwałtowny wzrost obciążenia.
Użytkownik "Piotr Gałka" napisał w wiadomości Użytkownik "J.F." <jfox snipped-for-privacy@poczta.onet.pl> napisał w wiadomości
Ja tez nie. Bo to taka naturalna kolej rzeczy - chcemy regulowac PWM, to dajemy generator pily, prosty komparator i mamy. Pila nie musi nawet byc jakas bardzo liniowa, a generator praktycznie i tak w kazdym ukladzie potrzebny.
Ale tak nie musi byc.
I to jest na moj gust zbyt daleko wysuniety wniosek. Sa dwa podejscia do regulacji przetwornicy:
a) takie bym nazwal "klasyczne dla automatyki" - mamy wartosc wyjsciowa, zadana, wzmacniacz bledu, i element wyjsciowy, ktory jest regulatorem pradu w dlawiku, czyli wlasciwie PWM, ale zachowujacy stala czestotliwosc, lub nie ... i wtedy mamy osobny podwatek do dyskusji - czy lepsza stala f, czy zmienna, w takiem ukladzie.
Oczywiscie taka petla potrafi sie wzbudzic, wiec trzeba stosownej kompensacji.
b) takie, gdzie mamy prosty komparator, i gdy napiecie na wyjsciu spadnie, to generujemy jeden impuls, lub kilka, czy co tam sobie wymyslimy, czekajac az wrosnie.
Tu nie ma ryzyka wzbudzenia ... ale tez mozna by rzec ze uklad jest stale w oscylacji :-)
I jeszcze na cos takiego trafilem w opisie TPS61086: At light load, the device can operate in Power Save Mode with pulse-frequency-modulation (PFM) to improve the efficiency while keeping a low output voltage ripple. For very noise sensitive applications, the device can be forced to PWM Mode operation over the entire load range by pulling the MODE pin high.
To jest niby step-up, ale zasada wydaje sie ogolna.
J.
Użytkownik "Piotr Gałka" napisał w wiadomości
Ale to ma dalsze cechy: a) nagle wzrosnie obciazenie, trzeba nam pradu, a prad w dlawiku akurat odwrotny. b) bootstrapowy generator napiecia do tranzystora wysokiego ciagle dziala,
Po marksistowsku - skoro zrobili, to widac sie przydaje :-)
J.
Całym impulsem wali w sytuacji skrajnej, tak samo jak pomija cykle przy skrajnie małym obciążeniu. I na pewno nie jest PFM. Swoją drogą - wyciągnąłeś truchło z archiwum. Nowsze wersje pracują w czymś na kształt trybu prądowego. Formalnie jest to nadal hiccup ale z jeszcze węższym zakresem wycinania cykli niż poprzednie wersje.
Piła z generatora nie jest konieczna dla PWM - w trybie prądowym, piła (rampa) pochodzi z prądu klucza...
[...]Użytkownik "RoMan Mandziejewicz" napisał w wiadomości Hello J.F.,
Ja tam czytam When enabled, the oscillator turns the power MOSFET on at the beginning of each cycle. The MOSFET is turned off when the current ramps up to the current limit. The maximum on-time of the MOSFET is limited to DCMAX by the oscillator. ....
Once a cycle is started TinySwitch always completes the cycle (even when the ENABLE pin changes state half way through the cycle). ...
The internal clock of the TinySwitch runs all the time. At the beginning of each clock cycle the TinySwitch samples the ENABLE pin to decide whether or not to implement a switch cycle. If the ENABLE pin is high (< 40 μA), then a switching cycle takes place. If the ENABLE pin is low (greater than 50 μA) then no switching cycle occurs, and the ENABLE pin status is sampled again at the start of the subsequent clock cycle.
pdf z 02/12, rev E, wiec chyba nie takie truchlo, skoro ciagle robia :-)
J.
A current limit w nowych wersjach jest zmienny. I mamy na pół programowy tryb prądowy. Cykle skipping pojawia się tylko przy małych obciążeniach.
Oczywiste - zawsze jest jakieś ograniczenie. To chroni wbudowanego FETa trochę.
Aktualizacja dokumentacji. Robią, bo do celów serwisowych musi być. Pierwszą serię TOPSwitcha też jeszcze da się kupić.
Tak jest w trybie prądowym z ograniczeniem prądu szczytowego klucza (PCMC), czyli jak w starodawnych układach UC384x. W trybie z ograniczeniem prądu średniego (ACMC, np. UC3886) -- jak najbardziej z generatora piły. Jako bonus ten drugi tryb nie wymaga kompensacji.
Pozdrawiam, Piotr
Oprócz argumentów przytoczonych jest jeszcze fakt niewielkiej złożoności układów sterujących przetwornicami -- dla stałej f są od dawna znane i stosunkowo proste algorytmy utrzymujące przetwornicę w ryzach, zazwyczaj oparte na sterowaniu reaktywnym (PID i okolice). Takie coś łatwiej zrobić i zazwyczaj wystarcza. A jak nie wystarcza, to jest nisza wesołków robiących przetwornice na DSP, z fuzzy logic, prognozowaniem obciążenia i cyfrową kompensacją. :-)
Sam zacząłem robić swoje SEPIC na PIC16F1709, bo jeśli potrzebujesz czegokolwiek bardziej nietypowego, to standardowe kontrolery okazują się nieakceptowalnie ograniczone. Znacznie łatwiej wsadzić przetwornic(ę|e) w procesor i zapomnieć o problemie, niż gwałcić UC3843 próbując dodać mu np. cyfrowo sterowane nastawy albo przełączać miedzy stabilizacja prądu obciążenia i napięcia.
Dodatkowo, wspomniany PIC ma tyle trafnie dobranych zasobów (COG, CLC i tory analogowe), że przetwornica działa "sprzętowo" i tym samym niestraszne jej ewentualne zawieszenie MCU. Myślę od dawna o napisaniu artykułu o tym do EdW, ale niestety nie mam obecnie czasu. :-(
Moje dotychczasowe doświadczenia są na tyle pozytywne, że jeżeli potrzeba będzie choć trochę bardziej wyrafinowana, to nie zamierzam nawet rozważać robienia przetwornicy na gotowym kontrolerze. To drugie daje bardzo szybki start, ale równie szybko trafiam w ścianę przy próbie "pocudowania".
Pozdrawiam, Piotr
Użytkownik "Piotr Wyderski" snipped-for-privacy@neverland.mil napisał w wiadomości news:loh24e$p8r$ snipped-for-privacy@node1.news.atman.pl...
Jak na razie w większości przypadków staram się wybrać kość, która ma już w sobie klucz. No i nie mam potrzeb "pocudowania" :). P.G.
Ciekawe. Daj znać, jak napiszesz.
pzdr bartekltg
Jakoś mnie ten tryb nie przekonuje - martwi mnie słaba odpowiedź impulsowa :(
Jak sobie ktoś lubi utrudniać i płacić 100% marży... ;-) Dostępne od ręki po ~1 euro za sztukę, tylko przesyłka 4 dychy. :-/ A że i tak brałem "hurtowo"
Sterowany cyfrowo zasilacz do LEDów: stabilizacja prądu lub napięcia z nastawą przez I2C, V_in w dowolnej sensownej relacji do V_out itp. ciekawostki. Prototyp mam na biurku i działa.
Pozdrawiam, Piotr
Ja go nigdy nie robiłem (choć rozważałem, ale w PICu zabrakło mi trzeciego opampa), ale w pracach na jego temat bardzo go chwalą. Tu człowiek w ramach doktoratu zrobił programowo (co uważam za bezsens -- nieodporność na zawieszenie):
For a load change from 0.75 A to 0.187 A (Fig. 3.20), the system’s response time is roughly 2 ms to reach steady state with small overshoot. The maximum transient error is about 1.2 V, which is less than 5% of 28 V. In about 1 ms, the error reduces to around
0.1 V, which is about 0.35% of 28V.a dla ACMC:
When a large disturbance occurs, such as a load change from
0.187 A to 0.75 A (Fig. 4.17), the response time of the hybrid ACMC system was roughly 2.5 ms to reach steady state with a small overshoot. The maximum transient error was 1.6 V, which is 5.7% of 28 V. The maximum transient error occurred at 0.4 ms after the load change. In 1.3 ms, the transient error was reduced to 0.1 V, which is 0.36% of 28 V. The peak of overshoot was only 0.1 V. Compared to the28 V output voltage, this overshoot (0.36% of 28 V) was negligible.Więc chyba aż tak źle nie jest. Są też zalety: duża odporność na szumy w pętli prądowej, łatwe do uzyskania wzmocnienie (czyli mniejszy opornik źródłowy), brak potrzeby kompensowania. A tego najbardziej się boję -- nachylenie optymalnych zboczy kompensujących w trybie PCMC zależy od napięcia wejściowego, więc w praktyce przetwornica będzie albo przekompensowana, albo niedokompensowana. Łatwo to skorygować programowo, ale ze wzgledu na wymaganą moc obliczeniową na DSP, a nie na PIC. :-( Z drugiej strony, typowe układy kompensacji na UC348x olewają ten mankament, bo biorą rampę o stałej amplitudzie z oscylatora, i jakoś świat się nie zawalił...
Pozdrawiam, Piotr
Użytkownik "Piotr Wyderski" snipped-for-privacy@neverland.mil napisał w wiadomości news:lohamo$4se$ snipped-for-privacy@node1.news.atman.pl...
Dlaczego nazywasz to nachyleniem optymalnym ? Dopiero miesiąc (może dwa) temu odkryłem po co to w ogóle jest więc może czegoś ważnego nie wiem. Na stan mojej wiedzy na tę chwilę nazwałbym to granicznym (minimalnym) nachyleniem przy danym Uwe. Nachylenie 1/2 nachylenia podglądu prądu jest >= nachyleniu minimalnemu dla każdego Uwe. Zastosowanie tego nazywasz przekompensowaniem. Czemu zapewnienie zawsze nachylenia ciut większego od tej 1/2 jest złe? P.G.
Bo dowolne mniejsze nie wystarcza, a dowolne większe niepotrzebnie zaburza funkcjonowanie pętli sprzężenia zwrotnego, wprowadzając odchyłkę większą niż wystarczająca do wygaszenia owych "sub-cycle oscillations". Nie wiem, czy tak się to nazywa w literaturze, ale jest to wartość dokładnie taka, jaką potrzeba do wyprowadzenia regulatora z obszaru niestabilności i w teorii można ją sobie dokładnie policzyć -- chyba więc słowo "optymalne" jest na miejscu.
Inaczej: dlaczego zamiast bawić się w dodawanie rampy nie przylutować na sztywno wejścia komparatora prądu do VCC? ;-)
Pozdrawiam, Piotr
Nie rozumiem twojego toku. Optymalna rampa spowoduje, że przypadkowa odchyłka (przyjmijmy 1) będzie z cyklu na cykl wynosiła +1,-1,+1,-1,+1...itd. Rampa większa (może 2 razy) spowoduje, że ta odchyłka wyniesie +1, -0.5,
+0.25 itd. Dla mnie to drugie jest optymalniejsze.Nie rozumiem jaką odchyłkę wprowadza według Ciebie rampa. Odchyłkę od czego. Przecież stały poziom porównania (jakby nie było rampy) jest wynikiem działania sprzężenia zwrotnego napięciowego. Jak jest rampa (stała, niezależna od niczego) to układ sprzężenia napięciowego ustawi poziom porównania tak, że będzie on uwzględniał rempę. Faktycznie - zmiana Uwe spowoduje trafianie w inny punkt rampy co będzie wymagało skorygowania. Ale jakby rampy nie było to zmiana Uwe też wymaga skorygowania, bo przy takim samym Iobc i innym wypełnieniu (bo inne Uwe) zmieni się maks prądu.
Tego absolutnie nie rozumiem. Nabieram wątpliwości, czy aby na pewno mówimy o tej samej zasadzie działania przetwornicy. P.G.
ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.