1. Home
  2. Electronics (Polish)
  3. Quartus

Quartus

Witam,

jak sie w Quartusie robi nastepujace rzeczy:

  1. W edytorze graficznym zrobilem blok odpowiadajacy za pewna funkcje. Potrzebuje on zegarow o czestotliwosciach
1*clk i 2*clk. Aby uzyskac ten drugi, wstawilem megafunkcje PLL i odpowiednio ja skonfigurowalem. W bloku zrobilem wejscia clock_1x i clock_2x. Narysowalem kreske od PLL do bloku. W mapper properties ustawilem polaczenie na "input" i "io on block" na "clock_2x", combo z "signal in node" bylo puste, wiec nic nie dalem. Podczas proby kompilacji wyskakuja mi jednak bledy

"Error: Illegal wire or bus name "" of type mapping".

Co powinienem wpisac, by mi sie clock_2x zmapowalo na c0 w PLL?

  1. Jak zrobic, by Quartus generowal pliki VHDL uzywajac malych liter do slow kluczowych?

  1. Dlaczego Quartus psuje mi uklad pliku VHDL zawierajacego wiele entities, jesli dam "Update Design File", tzn. wycina tabulatory z tekstu wszystkich entities, ktorych nie wygenerowal? Jak to poprawic?

  2. Czy da sie tworzyc w Quartusie projekty bez uzywania edytora graficznego, tzn. piszac wszystko od poczatku do konca recznie w VHDL? Jesli tak, to jak to zrobic, bo mnie to narzedzie niesamowicie irytuje, by nie powiedziec znacznie dosadniej...

  1. Czy mozna kompilowac po jednym pliku VHDL, w celu przetestowania jego poprawnosci? Processing->Start compilation uruchamia caly proces syntezy.

Pozdrawiam Piotr Wyderski

Reply to
Piotr Wyderski
Loading thread data ...

On Sat, 26 Feb 2005 19:28:22 +0100, "Piotr Wyderski" snipped-for-privacy@ii.uni.wroc.pl> wrote: [.....]

Hehe, Altera, Lattice i Xilinx chyba ostro konkuruja kto zrobi bardziej "intuicyjne" środowisko i bardziej toporny edytor. :-) Nie wiem czy coś można poradzić na Twoje problemy. Podejrzewam że są nierozwiązywalne. No bo co to za łosie w epoce wizzardów edytują jakieś tam VHDL-e w plain text. ;-)

Tak.

AFAIR tak.

Regards, /J.D.

Reply to
Jan Dubiec

No ale jak? :-)

Pozdrawiam Piotr Wyderski

Reply to
Piotr Wyderski

  1. Tworzysz sobie projekt: File->New project wizzard
  2. Opcjonalnie, w 2 albo 3 kroku możesz dodać do projektu utworzone wcześniej pliki jeśli takowe posiadasz (np. "typu" VHDL),
  3. Później możesz dodawać do projektu nowe pliki: File->New i wybież plik "typu" VHDL
  4. Opcjonalnie możesz sobie też zmienić plik zawierający top-level entity - w tree view plików projektu wskaż odpowiedni plik i w menu pod prawym klawiszem myszy zrób Set as top-level entity

Regards, /J.D.

Reply to
Jan Dubiec
Reply to
Piotr Wyderski

On Sun, 27 Feb 2005 16:27:55 +0100, "Piotr Wyderski" snipped-for-privacy@ii.uni.wroc.pl> wrote: [.....]

Assignments->Pins lub Assignments->Assignment Editor Można to też chyba zrobić edytując zwykłym edytorem plik z rozszerzeniem "pin".

Regards, /J.D.

Reply to
Jan Dubiec

"Piotr Wyderski":

najlepiej porzucic czym predzej edytor graficzny; znam ludzi [wlasciwie czlowieka], ktorzy sie tym posluguja calkiem sprawnie, ale i tak zdarzylo nam sie szukac dluzszy czas durnego bledu, bo ten edytor robi jakies nie calkiem intuicyjne zalozenia, ktore sa ukryte na rysunku;

[...]

teoretycznie mozna zmnieniac 'top_level' i kompilowac wybrany modul i wszystkie 'ponizej'; ale wg. mnie to szybko doprowadza do bajzlu; lepszym chyba podejsciem jest stworzenie mniej wiecej takiej struktury katalogow:

projekt modul_1 modul_2 ... modul_N

kazdy "modul_x" to osobny projekt, bedacy sam top_level, samodzielnie kompilowany i symulowany; "projekt" zawiera 'project_top_level', ktory jest kompilujesz jak przetestujesz moduly;

*.pin to output file, informacja dla uzytkownika, w *.qsf file mozna edytowac pin assignment;

tak wyglada skladnia:

# Pin & Location Assignments # ========================== set_location_assignment PIN_Y37 -to reset_n set_location_assignment PIN_C21 -to clock_source set_location_assignment PIN_B5 -to ddr_dq[0] set_location_assignment PIN_C5 -to ddr_dq[1]

JA

Reply to
JA

Tak przed dwoma dniami zrobilem i dzieki temu w koncu udalo mi sie dosc znacznie posunac do przodu z implementacja projektu. :-)

O, dzieki wielkie!

Pozdrawiam Piotr Wyderski

Reply to
Piotr Wyderski

"Piotr Wyderski":

drobiazg:)

zapomnialem dopisac poprzednio; zeby samemu nie edytowac kilkudziesieciu, czy kilkuset linii typu: "set_location_assignment PIN_Y37 -to reset_n" [i by przy okazji nie przegapic jakiegos sygnalu] mozna zrobic:

assignments back-annotate assignments

i zahaczyc kolko "pin & device assignments"

oczywiscie projekt musi byc choc raz skompilowany; wtedy quartus sam wstawi do projekt.qsf file przypisania wszystkich pinow, wystarczy wtedy przeedytowanie kawalkow "xyz" we fragmencie "PIN_xyz"

J.A

Reply to
JA

ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.