Jak działa FPGA?

W dniu 02.01.2016 o 13:18, Ignacy pisze:

Nie wiem jak w innych, ale np w Xilinx-ie (Spartan 3) LUT to jest w sumie szesnastobitowa pamięć RAM w organizacji 16x1. Te cztery wejścia LUT to szyna adresowa tej pamięci. Czyli nie jest to "programowanie typu bramki" tylko wpisując wartości do tej pamięci w trakcie programowania FPGA taki LUT może realizować dowolną funkcję czterech zmiennych logicznych.

W dniu 02.01.2016 o 22:13, Grzegorz Kurczyk pisze:

Próbuję zrozumieć elektronikę od strony tranzystorów. Gdyby tablice LUT miały tylko dwa wejścia i były czymś w rodzaju bramek, narzut elementów obsługujących tę jedną bramkę byłby jeszcze większy. Teraz w LUT oprócz innych elementów jest 16 komórek pamięci. Są robione w technologii CMOS? Czy komórka pamięci to tranzystor, może więcej + kondensator? Organizacja pamięci to 16x1, czyli zamiast wpisać coś do pamięci od razu, wpisujemy po bicie - na czterech wejściach adres i na jeszcze dodatkowym wartość bitu? Każdy LUT musi mieć swój adres przy programowaniu całej kostki, jest jeszcze hierarchia - slice,CLB. czy te 4 wejścia działają w dwóch trybach? gdy programuje się je to jest to szyna adresowa, a gdy wykonuje operacje, to jest wykonywana na nich funkcja? teraz przyszło mi do głowy, że wykonanie funkcji to odczytanie n-tego bitu z szesnastu. Czyli w tym tkwi tajemnica. Komórka musi być połączona z 8 sąsiadami, więc też trzeba by zaprogramować z kim się łączy, bo nawet gdybyśmy mieli same branki NAND, to obwód zależałby od ich połączeń. Skoro to są tablice 16-bitowe LUT zamiast bramek, to jak przetłumaczyć sieć bramek na takie tablice? Sumator 1-bitowy połowiczny to XOR i AND, a pełny to 5 różnych bramek, nie mówiąc o bardziej skomplikowanych układach. Teraz zamiast bramek są tablice LUT.

W dniu 02.01.2016 o 22:55, Ignacy pisze:

Jeśli znasz rodzinę TTL, to mogę wyjaśnić budowę takiego LUT-a rozpisując go na TTL-e :-) Da się to zrobić z dwóch 74164 i jednego 74150 ;-)

W dniu 02.01.2016 o 23:03, Grzegorz Kurczyk pisze:

To jeden LUT taki skomplikowany jak trzy TTL-e? Nie znam, mają chyba duży pobór mocy, czy są stosowane w układach o dużej skali integracji?

W dniu 03.01.2016 o 00:04, Ignacy pisze:

Pod względem logicznym taki LUT4 to 16-bitowy rejestr przesuwny szeregowo/równoległy (2szt 74164), którego wyjścia równoległe połączone są z wejściami 16-to wejściowego multipleksera (74150). Cztery wejścia adresowe multipleksera to są wejścia LUT, a wyjście multipleksera to wyjście LUT. Rejestr przesuwny jest programowany podczas inicjalizacji układu FPGA (np. przez łańcuch JTAG). Co do poboru mocy... umówmy się, że są to 74HCT164 i 74HCT150 ;-) To nie jest dokładne odzwierciedlenie tego co jest w TTL-ach. Multiplekser 16x1 to nie musi być wiadro bramek :-)

Czy taki LUT jest skomplikowany ? Pojęcie względne. W skrajnie "złym" przypadku LUT może stać się dwuwejściową bramką AND lub nawet zwykłym inwerterem!!! Jakże paskudne marnowanie zasobów :-/ Z drugiej strony taki LUT4 może zastąpić dowolny układ kombinacyjny funkcji czterech zmiennych czyli już całkiem niezłą garstkę bramek. Również może stać się rejestrem przesuwnym "zastępując" dwa scalaki 74HCT164 ;-)

W dniu 03.01.2016 o 01:30, Grzegorz Kurczyk pisze:

W skrajnie złym przypadku może nic nie robić. A jak to jest gdy skonfiguruje się tylko 1% bramek a resztę nie? czy są wtedy ustawione tak, że są przezroczyste dla sygnału, czy sygnał je omija?

Rejestr przesuwny opisany jest w

W dniu 03.01.2016 o 07:33, Ignacy pisze:

W symulacji

W dniu niedziela, 3 stycznia 2016 07:32:53 UTC+1 użytkownik Ignacy napisał:

Przerzutniki. Jak klikniesz gdzieś na tej stronie na 'flip flop', to dostaniesz opis. Aczkolwiek ten schemat jest w zasadzie na poziomie RTL i wcale nie musi oddawać fizycznej struktury takiego rejestru przesuwnego.

Pozdrawiam,

W dniu 03.01.2016 o 01:30, Grzegorz Kurczyk pisze:

A jak to wygląda, gdy mamy mały układ na kilka slicy a reszta układu jest nieużywana? Wszystkie inne LUT programowane są tak, aby były przeźroczyste? choć to i tak byłoby marnowanie czasu, gdyby sygnał przez nie przechodził.

Zasadniczo to nie widzę sensu dalszego kopania w tym temacie bo nie ma to sensu bo:

1. I tak nigdy nie dojdziesz do etapu manipulowania bitami w obrazie konfiguracyjnym fpga
2. Skompilowany obraz jest już dostatecznie dobrze zoptymalizowany
3. Jeżeli już naprawdę chcesz naprawdę tym się bawić to są od producenta narzędzia do ręcznego układania projektu wew fpga
4. Bez problemu można też zobaczyć "schemat" do jakiego został skompilowany projekt.

Nieużywane zasoby są wyłączone i pociągają jedynie prąd zdefiniowany w dokumentacji. Ważniejsze są natomiast zrozumienie sposobu tworzenia reguł dla projektu określające czasy we/wy , clk itd.

Jeżeli te są poprawnie określone, narzędzia poprawnie podadzą ilość pobieranej mocy przez układ.

Adam

Czemu - sluszne spostrzezenie, to i opatentowac mozna, i kasiore trzepac, jak sie uda sprzedac :-)

Pytanie tylko czy:

-proponowane rozwiazanie bedzie prostsze niz LUT ?

-proponowane rozwiazanie bedzie rownie szybkie co LUT ... i stabilne jesli chodzi o predkosc, bo i to by sie przydalo.

J.

Użytkownik "Ignacy" napisał w wiadomości grup dyskusyjnych:n68f5k$qp2$ snipped-for-privacy@node2.news.atman.pl...

W praktyce czesto jednak 2 wejscia to za malo, ba 4 tez za malo. A jak wieksza ilosc polaczysz, to sie propagacje robia duze.

Byla taka firma Actel, robila programowalne uklady logiczne (w zasadzie FPGA, ale ten skrot bywa utozsamiana z architektura Xilinx), gdzie podstawe komorki byly bardzo proste i laczylo sie ich wieksza ilosc. Jakos popularnosc ma mierna, ale byc moze dlatego, ze ich uklady byly programowalne jeden raz (technologia antifuse). Co prawda na pewnej uczelni bylo to traktowane jako zaleta - oni kladli nacisk na testowanie projektu, kto zle przetestowal, ten mial problem, kto dobrze - nadawal sie na projektanta ASIC :-)

robia nadal

Bo te elementy sa proste, wrecz prostackie. Taki xilinxowy CLB jest bardziej skomplikowany, a przeciez musi byc nadbudowa programujaca i laczaca ...

J.

W dniu 04.01.2016 o 15:51, J.F. pisze:

W Google Scholar znalazłem jeden artykuł z marca 2012 ale dostępny tylko za indyjskie rupie, nie widziałem podobnych i cytowań: