pewnie problem jest blahy ale jakos nie potrafie go rozwiazac jak wykonac dzielnik przez 10 w vhdl z wypelnieniem 50%. (asynchroniczny) tzn. sygnal wejsciowy - SI sygnal wyjsciowy - SO
przez 5 taktow SI podajemy SO="0" przez 5 taktow SI podajemy SO="1" i tak w kolko Z gory dziekuje pozdrowienia
5hinka