Hallo,
nachdem ich jetzt für mein nächstes Projekt einen etwas größeren FPGA einsetzen wollen würde, ich durch Software und finanzielle Mittel aber nur auf 2 Lagen begrenzt bin, will ich mir mal ein eigenes Bild von der Abblock- und EMV-Problematik machen. Dazu will ich mir eine Platine erstellen auf der ich mehrere identische Schaltungen mit verschiedenen Layouts aufbaue. (Vorschläge dafür sind auch sehr willkommen)
Dafür brauche ich aber ein Bauteil welches einem FPGA ähnlich steilflankige Strom/Spannungsspitzen erzeugt.
Meine erste Idee war eine "globale" Taktversorgung mit einem normalen Quarzoszillator (mit relativ langsamen Flanken). Für jeden Testaufbau ein 74AC Schmitt Trigger um das Signal steilflankig zu machen. Dahinter dann eine Handvoll schnelle Puffer welche die Stromspitzen erzeugen.
Wäre das so OK oder gibt es dafür bessere Lösungen?
Danke Martin L.