SPI Verbindungsproblem

Wie geht sowas denn? Normalerweise erlaubt das Synthesetool das gar nicht, zumindest nicht mit VHDL. Verilog ist da allerdings nicht ganz so streng und solche Fehler könnte ich mir dabei schon vorstellen.

Schon das neue "Digital Phosphor" (ich liebe Marketingbegriffe) von Tektronix gesehen? Damit müsste sowas auch gut gehen.

--
Frank Buss, http://www.frank-buss.de
piano and more: http://www.youtube.com/user/frankbuss
Reply to
Frank Buss
Loading thread data ...

Frag mich nicht, ich kenne mich mit den Tools nicht gut aus. Ich weiss nur dass es passiert ist und auch einige uC dabei abgeraucht waren. Der Firmware Spezi sah mich etwas unglaeubig an. Kommt da so ein Analogix hergelaufen und behauptet ... unerhoert. Sowas. Also nee.

Am Nachmittag dann "Aehm, probiert doch mal diesen Code". Problem weg. Ich hab nix mehr weiter dazu gesagt :-)

Ehrlich gesagt sind sie mir zu teuer. Bisher hat mein asiatisches Scope mit "Long Persistence" oder wie immer die das nennen sowas ganz gut angezeigt. Allerdings stehen diese Feinheiten nicht im Manual, muss man per Durchhangeln probieren und sich an chinesische Akzente gewoehnen. Auf dem Bildschirm selbst ist das ziemlicher Murks, der hat m.W. noch weniger Aufloesung als bei Tek. Aber auf dem PC-Bildschirm geht das dann ganz gut.

Ein Scope hilft nicht immer, wenn z.B. ein schwacher Chip in einen starken sendet und selbiger gusseisern den Pegel haelt. Die elektronische Version von Armdruecken. Das loesen Scopes manchmal kaum auf wenn man wie bei SPI 3-4 Signale gleichzeitig darstellen muss. Obwohl auch hier der mitlaufende PC hilft (ich nehme mal an das geht bei Tek auch?).

--
Gruesse, Joerg

http://www.analogconsultants.com/

"gmail" domain blocked because of excessive spam.
Use another domain or send PM.
Reply to
Joerg

Es kommt auf die Flankensteilheit an, nicht auf die Datenrate. Bei 10cm Kabel und schnellen Eingängen können leichte Reflexionen zu double-clocking führen, wenn die zu einer unstetigkeit in der Mitte der Flanke führen.

FPGA-IOs können verdammt schnell sein, auch, wenn man das nicht immer braucht.

Kannst Du die Ausgänge am FPGA langsamer schalten oder mit geringerer Treiberleistung? Evtl. reicht das schon.

Da bei SPI jedes Signal unidirektional ist, sollte eine Serienterminierung mit dem Wellenwiderstand der Leitung an der jeweiligen Quelle (Ausgang) gut funktionieren - bei Flachbandkabel vermutlich so 60-100 Ohm. Gut wäre es, wenn im Kabel jede 2. Ader auf Masse liegt, sonst bekommst Du evtl. nicht nur Probleme mit Reflexionen, sondern auch mit Übersprechen.

Wenn es auf dem WLAN-Modul nicht geht, dann wenn möglich zumindest auf der Modulseite ins Kabel einschleifen. Wenn die Reflexionen mal da sind, kann man zwar versuchen, das mit einem RC-Glied glattzubügeln, das geht aber auf die Flankensteilheit.

Was für ein Modul ist das denn?

cu Michael

Reply to
Michael Schwingen

ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.