Schnelle Phasenwinkelmessung

Michael Koch schrieb

Ich denke an einen Ringmischer aus dem Funkbereich.

Mit eingemischtem Gruß Peter

Du könntest einen Zähler mit einem schnellen konstanten Takt ansteuern. Den Zähler dann mit einer Flanke des ersten Signals starten und mit der Flanke des zweiten stoppen. Das gibt ein Phasensignal pro positiver Flanke. Für eine Auflösung von 1 Grad muß der Zähler aber schon mit 360 MHz laufen (bei 1 MHz Signalfrequenz). In CPDL oder FPGA sollte diese Geschwindigkeit aber noch kein Problem darstellen.

Georg

Die bessere Standardschaltung mit einem sausteilen integrierten Tiefpassfilter.

Bessere deshalb, weil man statt dem XOR einen 4-Quadranten Mischer/Multiplizierer nimmt und aus dem Rechteck vorher mittels Tiefpass halbwegs einen Sinus macht. Bei der Frequenz sind sowohl Mischer wie auch echte Multiplizierer absolut kein Problem, siehe z.B. Analog Devices. Multiplizierer ist genauer, aber teurer ...

Den Filter gibt es z.B. von Linear Technology als SC-Filter in einem 8-Beiner, LTC1069-7, ist Clock Tunable. Es wird für z.B. 3dB @ 100kHz ein 2,5MHz Takt erwartet. Der Filter hat dann ca. -55dB Dämpfung bei 1 MHz.

Das eine solch schnelle Phasenänderung natürlich im Zuge der Phasenmodulation Nebenwellen erzeugt und was das für die Genauigkeit der Messung bedeutet, solltest Du allerdings vorher ausrechnen ...

Gruß Oliver

Hallo Oliver,

Welchen Vorteil soll der Sinus bringen? Nach der Mischung haben wir das Nutzsignal (DC...100kHz) und das Störsignal (2MHz +- 100kHz), eventuell auch noch Reste der Eingangssignale um 1MHz, und ausserdem jede Menge Oberwellen, aber die sollten eigentlich oberhalb von 2MHz liegen und müssten einfach wegzufiltern sein, wenn der Filter bei 2MHz sowieso schon dicht macht.

Ich sehe das Problem dass bei der Rechteck-->Sinus Umwandlung eine frequenzabhängige Phasenverschiebung entsteht.

Das ist eine gute Idee.

Gruss Michael

Die Oberwellen können auch miteinander mischen und dann kann es lustige Effekte geben, Stichwort IM3. Ich habe das aber natürlich für den konkreten Fall nicht durchgerechnet.

Das ist im Prinzip richtig, nur wird die Verschiebung bei beiden Signalen gleichermaßen geschehen.

Ich sehe momentan keinen Grund, agressive Filter vor den Mischer zu schalten, aber z.B. ein R/C Bessel Filter mit gemütlichem Phasenverlauf könnte hilfreich sein. Da wir uns bei symmetrischem Rechteck ohnehin nur um OW auf 3f, 5f usw. unterhalten, sind die Filter ziemlich unkritisch, zwischen 1MHz und 3MHz sollte auch ein (bzw. zwei) simple(r) Filter noch etwas zustande bringen.

Kurzum: Da setzt man eine R/C Einbaumöglichkeit auf das Board und läßt den Versuch entscheiden, denn Versuch macht klug ;-)

Gruß Oliver

Hallo Oliver,

stimmt!

Gruss Michael

Am Tue, 25 Jan 2005 15:06:14 +0100 hat Oliver Bartels geschrieben:

Der Tiefpaß könnte aber durch seine Gruppenlaufzeit die Phase verschieben und weiters arbeiten doch viele Mischer intern erst recht mit einem Rechtecksignal. Schon beim Diodenring treibt man doch den LO Pegel normal so weit hoch, daß die Dioden eher schalten, bei integrierten Mischern ahbe ich auch schon welche mit Begrenzer am LO Eingang gesehen.

Da es zwei Tiefpässe sind (Signal 1 und Signal 2) spielt nur deren fertigungsbedingte Toleranz eine Rolle.

Was will man auch sonst machen. Normalerweise wird hinter dem Mischer ja auch gefiltert und die LO Frequenz liegt recht hoch. Hingegen sind die Diodenringe bzgl. des Eingangssignals hochlinear.

Am LO Eingang ja, niemals aber am RF Eingang oder am Ausgang!

Hier zur Schaltung: Es ist natürlich konzeptabhängig, macht man es komplett digital, dann kann man auch gleich beim XOR bleiben.

Allerdings können dann die *Aliases* des XOR Rechtecks beim SC Filter Ärger machen, weil der ja *abtastet*. Die 2 MHz Sinus Mischprodukt bringt der leicht weg, bei 6 MHz wird es aber langsam kritisch, und die hohe Dämpfung ist hier explizit gewünscht.

Es kann daher einfacher sein, die Oberwellen weitgehend erst garnicht entstehen zu lassen.

Außerdem reagiert das XOR oder auch der mittels Rechteck angesteuerte Mischer in der Anwendung Phasendetektor äußerst säuerlich auf unsymmetrische Rechtecksignale, die hier einen signifikanten Messfehler verursachen können. Hingegen kann ein Sinus nicht unsymmetrisch sein.

Dafür hat das XOR Gatter in der Anwendung einen Vortei: Es ist *billig*. Das war es dann aber auch schon.

Ich habe jetzt weder die eine oder andere Variante mit konkreten Bauteilvorschlägen und durchgerechnet um definitiv sagen zu können, welche die beste, schönste, tollste und preiswerteste Lösung ist. Es geht so, das ist klar, der Rest ist Entwicklungs-

Gruß Oliver

Hallo Michael,

Warum muss das denn unbedingt RC sein? LC?

Gruesse, Joerg

Hallo Michael,

ist das nicht eine Standardanwendung für µC mit Capture-Timer? Man nehme einen µC mit einem Timer und 2 Capture Einheiten. An die Capture Eingänge legst Du jeweils ein Signal. Eine Flanke des Signals löst das capturen des Timers aus -> Timer-Wert1, beim anderen Signal das selbe -> Timer-Wert2. Die Differenz ist die Phasenverschiebung und kann mittels D/A ausgegeben werden. 1MHz zu capturen ist kein Problem (z.B. µC MSP430, 8051). 100kHz Bandbreite => min. Abtastfreq. 200kHz => 5µs. Das capturen geschieht durch Hardware und benötigt keine µC-Zyklen. Differenzbildung bei MSP430 @8MHz Takt 125ns. Bleiben noch 4,875µs für D/A Wandlung. Wenn die Genauigkeit nicht zu groß sein muß kann man das am schnellsten mit einem R/2R-D/A machen, also z.B. 8 Ausgabe-Pins an Widerstandsnetzwerk mit nachgeschaltetem OP. Fertig!

Gruß Andreas

"Andreas" schrieb im Newsbeitrag news:ct8r9t$fpj$01$ snipped-for-privacy@news.t-online.com...

Guten Morgen. Das wurde doch schon hier beschrieben, wenn auch nur allgemein als Digitallösung. Ist aber dadurch begrenzt, dass bei 1 MHz Takt eine Phasenauflösung von 1 Grad 360 MHz Abtasttakt braucht. Glaube kaum dass der MSP 360 MHz schafft ;-)

;-)) Lesen und verstehen. Der OP meinte, dass die Phasendifferenzmessung insgesamt 100 kHz Bandbreite hat, etwas verallgemeinert ausgedrückt, dass alle 10 us ein neues Ergebnis vorliegt. Der MSP schaft das, aber mit einer beschissenen Auflösung. Was kann der maximal an Systemtakt? 20 MHz? Macht bei deinem Vorschlag ne Auflösung von 1/20 Periode oder ca. 18 Grad. Kann reichen, wirds wahrscheinlich nicht.

Wie oben beschrieben bauch man für 1 Grad Auflösung 360 MHz, das macht auch moderen FPGAs schon recht zu schaffen (Es geht, aber nicht so hoppla hop). Da aber eh "nur" 100 kHz Bandbreite benötigt werden, kann mann die beiden Eingangssignale durch 10 teilen und dann die Phasendifferenz messen. Bei gleicher Phasenauflösung braucht man nun nur noch 36 MHz!!!! Das ist easy.

MfG Falk

Hallo Falk,

Man koennte hier tricksen und den ADC mit einspannen. Ein RC, welches auto-kalibriert wird, wandelt die Phasenverschiebung in eine Flanke um und der ADC misst, wo man sich auf dieser Flanke befindet. Allerdings ist auch der ADC kein D-Zug.

uC ist hier ein wenig mit der Kanone nach Spatzen geschossen. Ich wuerde es analog machen, es sei denn, es ist schon irgendein Prozessor da und er hat noch Luft.

Gruesse, Joerg

"Falk Brunner" schrieb im Newsbeitrag news: snipped-for-privacy@individual.net...

"MaWin" schrieb im Newsbeitrag news: snipped-for-privacy@individual.net...

Huch, bin kurz erschrocken. Sollte der MSP sooo übertraktbar sein . . ?? ;-)) Netter Chip.

MfG Falk

"Joerg" schrieb im Newsbeitrag news:L3UJd.15361$ snipped-for-privacy@newssvr13.news.prodigy.com...

Warum analog? Die Signale sind doch schon digital und damit erstmal prinzipiell robuster. Die Leistungsgrenzen eines uC hatte ich ja schon angedeutet (OK, auch hier könnte man nen externen Teiler nehmen).

Ach so, deshalb willst du es analog machen ;-)

MfG Falk

Hallo Manfred,

Interessant. $$$ bzw. Euronen ? Kann man sich das leisten?

Es ist wirklich kein Problem. Ich musste das mal bis in den 10psec Bereich messen, fuer vier Kanaele. Dazu noch Amplitudengang und Offset. Der DSP war Baujahr 90 und laechelte nur muede, denn die Hauptarbeit machten ein paar SD5400 FET Arrays, AD/DA, ein paar Spulen und einige billige Opamps. Alles mit automatischer Nachstellung zum Einregeln auf die gewuenschte Phase.

Gruesse, Joerg

Hallo Falk,

Analog macht dann Sinn, wenn es billiger ist. Digitale Signale sind entgegen der ueblichen Meinung nicht prinzipiell robuster. Phasen Jitter wird nicht dadurch besser, dass es digital ist. Eher schlechter, weil Dinge wie 'Signal-Rauschabstand' in der Digitalwelt oft nicht einmal spezifiziert werden. Man kann sich zwar die Geometrien der Ausgangs-FETs auf Logik Chips ausmessen und ausrechnen, aber alles was davor liegt nicht.

Wir haben schon Phasendifferenzen um 10psec bei 25MHz Taktfrequenz gemessen und ausgeregelt. Alles analog, der beteiligte DSP machte nur noch "House Keeping" und wurde nach dieser Aenderung fast arbeitslos.

Nein, bin unparteiisch. Das verlangt allein die Ethik. Ich habe auch schon Leute und Gruppen ueberredet, zu digitalen Verfahren ueberzugehen. Etwa bei der drahtlosen HF Signaluebertragung. Das naechste Kundendesign wird wohl auch ein uC, wo es vorher analog war. Und das nach ueber zehn Jahren reibungsloser Produktion. Sniff...

Gruesse, Joerg

Hallo Falk,

So etwas kann man sogar mit Gate Arrays hinzimmern. Mit denen sind wir allerdings nie unter eine Nanosekunde gegangen, aber das war ja auch schon sieben Jahre her.

Regards, Joerg

Muss auch nicht, hat ja beliebig Zeit. Flanke setzt Flipflop, zweite Flanke stoppt es. FF schaltet Stromquelle ein und aus, welche C auflädt. Heisst/hiess time to pulse height converter, Schaltungen gibt's haufenweise, d.h. etwa eine pro lfm Daten- blätter ;-). War Standard in der Kerntechnik, gab viele NIM-Module von Berkeley, Canberra, Ortec usw.