"MaWin" schrieb im Newsbeitrag news:01c3637d$bae46d20$0100007f@amdk6-300... >
Das Wort "Vero" wird in den Preislisten als Multiplikator x5 benutzt. :-))
In article , Dieter Wiedmann writes: |> Georg Acher schrieb: |> |> > Wire-Wrap-Fädeln: ACK |> |> Das ist ja offensichtlich, gibt hier eigentlich noch jemand der das |> anwendet?
Gute Frage, ich tippe mal höchstens auf Backplaneverdrahtung...
|> > Verowire-Fädeln: NACK |> |> Hmmm, kannst du deine Meinung mal näher erläutern? Ich finde die Fädelei |> halt nur bei THM zweckmäßig, 2-3 mal um das Beinchen, ab über die Kämme, |> zum nächsten Pin usw., anschließend verlöten, und das geht bei SMD |> meiner Meinung nach nicht. Oder gibts da einen Trick?
Naja, man muss ja nicht immer wickeln ;-) Bei einem Raster von 1.27 kann man auch noch auf normalen Lochstreifenplatinen arbeiten, wo man einen Streifen halbiert, da wird dann erstmal das IC festgelötet. Bei feineren Sachen geht das natürlich nicht mehr. Und der Draht kommt halt vorher kurz auf den Lötkolben und ist dann auf einem viertel mm abisoliert. Den lötet man dann an einen Pin und windet sich durch die Kämme. Gerade bei so mittlerem Kleinkram (TTL, Analogzeug), wo es sich nicht rentiert, echte PCBs machen zu lassen, geht das wunderbar. 0.5mm Grid ist dann natürlich nicht drin, da haben dann so Adapterplatinen auf THT ihre Vorteile. Wenn man da bei der Stromversorgung aufpasst, macht das auch keine Probleme...
--
Georg Acher, acher@in.tum.de
http://wwwbode.in.tum.de/~acher
"Oh no, not again !" The bowl of petunias
Georg Acher schrieb:
Aus dem Alter sind meine Kids längst raus.:-)
halbiert,
sich
Kann man natürlich machen, aber der Aufwand......
Also halt eine Nische.
Da sind Schienen prima.
Gruß Dieter
|> Also halt eine Nische.
Naja, kommt darauf an, wofür man es braucht. Wenn es eh nur ein Einzelstück wird und es auf den Platz nicht ankommt, geht Fädeln wunderbar. Bei mehr als einem und im Prinzip feststehender Schaltung (FPGA sein dank), ist eine Platine natürlich angenehmer.
|> > Wenn man da bei der Stromversorgung aufpasst, macht das auch keine |> > Probleme... |> |> Da sind Schienen prima.
Ich nehm da immer Kupferklebeband aus den Tiffany-Bastelbedarf. Unterseite GND, Oberseite VCC.
--
Georg Acher, acher@in.tum.de
http://wwwbode.in.tum.de/~acher
"Oh no, not again !" The bowl of petunias
Moin Rolf,
Sollte aber bei Digitalschaltungen nicht so schlimm sein, solange die Masse ordentlich verlegt ist. Wenn das olle Kaptonband nicht so teuer wäre, würde ich das auch machen, dann aber mit der Kupferkaschierten Platine (GND) als Träger. SMD Abblockkondensatoren kann man ja auch prima hinstellen.
Grüsse Robert
"Robert Rottmerhusen" schrieb im Newsbeitrag news: snipped-for-privacy@4ax.com...
die
Träger.
Gerade digital wirds zur Katastrophe und in dem Bild ist auch von einer ganzflaechigen Masse nicht zu sehen. Ist eine nette Fleissarbeit, aber signaltechnisch so schlecht wie irgendmoeglich.
Kann mich gut an einen industriellen Versuchsaufbau vor ca. 20 Jahren mit (noch lahmen) LS-TTL erinnern, den einer der Kollegen in Faedeltechnik als Prototyp erstellt hat. Abblock-C´s gabs genug, das war nicht das Problem, die Versorgung war auch stabil, aber das Uebersprechen war nicht in den Griff zu kriegen, ueberall Spikes. Das war glaub ich das einzige Projekt, das damals bei uns mit Kaemmen schoen ordentlich gefaedelt wurde, danach haben alle nur noch kreuz und querg estrippt und die Probleme waren weitaus geringer.
Gruss
Rolf
ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.