quadrature decodeur

Le 20/04/2013 14:05, Marc Ferraton a écrit :

Bonjour ,

ce site mentionne un distributeur en suisse ( c'est à la mode... ;-) ) ,

Sinon je suppose que les spécialistes des µC du forum te diront que ça doit se faire les doigts dans le nez avec quelques lignes de code et un chip à 1 ?.. ?

Bon week-end.

Franck

"Franck T" :

Yep !

j'ai utilisé un chip arduino pour tester mes equations en logique séquentielle, c'est ok, mais le circuit est beaucoup trop important, j'ai un probleme fondamental d'encombrement, à moins d'un chip de la surface et taille du circuit précisé sur mon premier post ça ne me semble pas gérable, avec un nombre minimal de connexions. De plus l'échantillonnage d'un tel chip programmable pose quelques difficultés. J'avais déjà programmé un 22V10 avec avantage mais tjs trop gros. Mais je veux bien écouter les spécialistes qui tiendraient en objectif l'encombrement....

Merci

J'avais croisé y a longtemps des FPGA de catégorie 8-12 pattes, en DIP, et les références dataient de la mythologie. Nul doute qu'en 2013 tu puisse trouver des FPGA en SO, avec une vitesse très supérieure à tes besoins. Ca doit tourner autour de 10-30?. Mais tu aura la performance, et la surface. Les FPGA courants sont connus pour avoir 64 à 800 pattes, mais y a des modèles en low pin count, prévus pour le traitement de signal série, et en very low surface.