Resistenza equivalente (detta anche undicesima piaga d'Egitto)

Premetto 5 cose :

1) il file è un JPG di 300Kb (grandino) 2) Le due modifiche di cui parlo all'inizio sono quelle segnate nel disegno di sinistra con i numeri 1 e 2 ed in pratica sono quelle che mi permettono di passare dal modello " Pi graco " a quello a "T" 3) Il tutto è stato scritto di mio pugno ma è abbastanza comprensibile 4) Potrebbero esserci degli errori 5) L'esercizio viene risolto (presumibilmente dal docente visto che l'ho scariato dal suo sito) con la seguente formula DIRETTA senza alcuna spiegazione aggiuntiva :

R eq ingresso = R2 + R1 // [Rpi + (Beta + 1) Re2 ]

Ecco il file

formatting link
PS : ho cercato di utilizzare il metodo di lucky x la soluzione del vecchio esercizio; vi prego di non farmi troppe osservazioni riguardanti magari alcuni passaggi inutili o ridondanti, quello che cerco di capire è se il metodo è buono e se *MAGARI* ho anche azzeccato la soluzione

Grazie

Reply to
InuY4sha
Loading thread data ...

In data Fri, 03 Sep 2004 11:35:13 GMT, InuY4sha ha scritto:

Caro InuY4sha,

non riesco a leggere i passaggi e tutto il lavoro che fai...Posso dirti che la soluzione del docente è giusta e si può ricavare seguendo il discorso che in parte ti ho fatto nel thread precedente. Secondo me, questo è il metodo più semplice e diretto. Come si vede dalla soluzione, tu hai:

1 - la R2, che va in serie a

2 - una R1 a sua volta in parallelo con

3 - quella che ho chiamato - nell'altro thread - resistenza "intrinseca" dello stadio.

Secondo me, devi focalizzare l'attenzione sui seguenti punti:

1) uno stadio ad emettitore comune, *senza* resistenza sull'emettitore, ha resistenza d'ingresso uguale a rPi. Circuitino: [FIDOCAD] MC 75 45 1 0 080 MC 110 40 0 0 490 LI 75 55 75 65 LI 75 65 110 65 LI 110 65 110 60 LI 75 45 75 40 LI 75 40 60 40 LI 110 40 130 40 LI 95 65 95 70 SA 95 65 MC 130 40 0 0 000 MC 95 70 1 0 000 MC 60 40 2 0 000 TY 80 50 5 3 0 0 0 * rPi TY 120 50 5 3 0 0 0 * gm*vPi BE 70 65 65 55 70 45 70 45 LI 70 45 70 49 LI 70 46 67 47 TY 57 49 5 3 0 0 0 * vPi TY 49 35 9 3 0 0 0 * B TY 140 33 9 3 0 0 0 * C TY 103 69 9 3 0 0 0 * E MC 95 76 0 0 040 LI 36 66 36 50 LI 36 50 45 50 LI 45 50 43 53 LI 45 50 42 47 TY 24 52 9 3 0 0 0 * Rin

Ok? Questa è la base di partenza.

2) Lo stadio ad emettitore comune, con resistenza sull'emettitore ha una resistenza di ingresso pari a : rPi+(Beta+1)*Re. Altro circuitino: [FIDOCAD] MC 75 45 1 0 080 MC 110 40 0 0 490 LI 75 55 75 65 LI 75 65 110 65 LI 110 65 110 60 LI 75 45 75 40 LI 75 40 60 40 LI 110 40 130 40 SA 95 65 MC 130 40 0 0 000 MC 60 40 2 0 000 TY 80 50 5 3 0 0 0 * rPi TY 120 50 5 3 0 0 0 * gm*vPi BE 70 65 65 55 70 45 70 45 LI 70 45 70 49 LI 70 46 67 47 TY 57 49 5 3 0 0 0 * vPi TY 49 35 9 3 0 0 0 * B TY 140 33 9 3 0 0 0 * C TY 103 69 9 3 0 0 0 * E LI 36 66 36 50 LI 36 50 45 50 LI 45 50 43 53 LI 45 50 42 47 TY 24 52 9 3 0 0 0 * Rin MC 95 72 1 0 080 MC 95 82 0 0 040 LI 95 65 95 72 TY 85 74 5 3 0 0 0 * Re

Ok? Bon, ora - se vuoi - trascura rPi nei confronti di (Beta+1)*Re, trascura l'"1" nei confronti di Beta...Fai quel che ti pare, ma hai una espressione analitica *esatta* per la resistenza d'ingresso, in questa configurazione.

3) Ogni qualvolta tu hai la configurazione di cui ai punti 1) o 2), con in serie od in parallelo un qualcos'altro, fai come sai fare, con l'algebra delle resistenze in parallelo o in serie. Stop. Non ti serve altro. Nella fattispecie del tuo caso, ennesimo circuitino: [FIDOCAD] MC 115 50 1 0 080 MC 150 45 0 0 490 LI 115 60 115 70 LI 115 70 150 70 LI 150 70 150 65 LI 115 50 115 45 LI 115 45 100 45 LI 150 45 170 45 SA 135 70 MC 170 45 0 0 000 TY 120 55 5 3 0 0 0 * rPi TY 160 55 5 3 0 0 0 * gm*vPi BE 110 70 105 60 110 50 110 50 LI 110 50 110 54 LI 110 51 107 52 TY 180 38 9 3 0 0 0 * C TY 143 74 9 3 0 0 0 * E MC 135 77 1 0 080 MC 135 87 0 0 040 LI 135 70 135 77 TY 125 79 5 3 0 0 0 * Re TY 94 33 9 3 0 0 0 * B SA 100 45 TY 97 54 5 3 0 0 0 * vPi LI 82 66 82 50 LI 82 50 91 50 LI 91 50 89 53 LI 91 50 88 47 LI 55 45 100 45 MC 55 85 0 0 040 MC 55 60 1 0 080 LI 55 70 55 85 LI 55 60 55 45 MC 40 45 2 0 080 LI 40 45 55 45 TY 65 50 6 3 0 0 0 * R int TY 60 65 6 3 0 0 0 * R1 TY 30 35 6 3 0 0 0 * R2 LI 25 70 25 54 LI 25 54 34 54 LI 34 54 32 57 LI 34 54 31 51 TY 8 54 6 3 0 0 0 * Rin RV 90 30 185 100 SA 55 45

E' chiaro ora? Devi solo mettere in parallelo la R1 con la Rint (quella che chiamo "intrinseca" nell'altro thread), e poi il tutto in serie con R2. Non ti serve calcolare nulla, perché già sai tutto. Al limite, se non l'hai ancora fatto, calcolati la resistenza d'ingresso del circuito 2). E' un must :) Dovresti conoscerne anche guadagno e resistenza di uscita.

M
--
email: mancheesREMOVE@THIStiscali.it
Reply to
Michele Ancis

Il 03 Set 2004, 13:35, "InuY4sha" ha scritto:

Michele ti ha già indicata la strada, che IMHO dovresti essere in grado di seguire. Ad abudantiam ti riepilogo i passaggi necessari per arrivare alla soluzione.

Calcolo resistenza di ingresso vista verso destra sul collegamento R1-Rpi Ve = (Icl + Ipi) * Re2 Ve = (gm * Rpi * Ipi + Ipi) * Re2 Ve = (Beta * Ipi + Ipi) * Re2 Vbe = Ip1 * Rpi Vb = Ve + Vbe = (Beta * Ipi + Ipi) * Re2 + Ip1 * Rpi Vb = Ipi * (Beta + 1) * Re2 + Ip1 * Rpi Vb = Ipi * ((Beta + 1) * Re2 + Rpi) Rin1 = Vb / Ipi = (Beta + 1) * Re2 + Rpi

Calcolo resistenza di ingresso vista verso destra sul collegamento R2-R1 Rin2 = R1 // ((Beta + 1) * Re2 + Rpi)

Calcolo resistenza di ingresso vista verso destra sul terminale sinistro di R2 Rin = R2 + (R1 // ((Beta + 1) * Re2 + Rpi))

Che è la stessa indicata dal docente come soluzione.

Il ramo Rc//Rl non influisce e quindi non entra nella soluzione.

SE&O

Ciao.

lucky

-------------------------------- Inviato via

formatting link

Reply to
lucky

ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.