Porte logiche...domanda stupida?

La prima differenza che mi viene in mente è la capacità di ingresso, quindi di fan-out e tp.

simone.bern

"PeSte" ha scritto nel messaggio news:M6bue.22299$ snipped-for-privacy@tornado.fastwebnet.it...

"PeSte" ha scritto nel messaggio news:M6bue.22299$ snipped-for-privacy@tornado.fastwebnet.it...

Si fa comunemente! Se nel circuito hai gia NOR e ti serve una NOT invece che montare un integrato in più si fa così! Stessa cosa per la NAND!

J.

l'unica cosa che mi viene in mente è le due connessioni influiscono diversamente in termini di fan out sulla porta che pilota, per tal motivo è da preferire la seconda connessione. Se parli di porte logiche utilizzate in circuiti a componenti discreti (in particolare parialmo di

74HCxx) mettere i due ingressi connessi insieme facilita di molto la realizzazione dello stampato, infatti, normalmente, gli integrati hanno i pin di input di una porta, posti uno dopo l'altro. Infine per quanto riguarda il chip vero e proprio non ti so dire, infatti capita spesso nella realizzazione di costruire circuiti logici in tecnologia CMOS e poi di inserire in uscita una rete che la renda compatibile con lo stato TTL.

-------------------------------- Inviato via

"luca" ha scritto nel messaggio news: snipped-for-privacy@usenet.libero.it...

direi che quadra (grazie anche a simone.bern)...nel caso in questione non c'è problema di fan-out in quanto la porta è pilotata direttamente da un micro con un fanout enorme (e su quella lineaa solo un'altra porta HC), ma almeno per principio opterò per mettere due pin a massa (non avevo detto che la porta in questione era a 3 ingressi).

la realizzazione del master non è vincolante...nel senso che ho un ottimo masterista ;-)

Grazie a tutti Ste

"Regae" ha scritto nel messaggio news:ZFbue.56774$ snipped-for-privacy@news4.tin.it...

sisi...il problema era sulle differenti implementazioni della NOT partendo da una NAND o NOR...

Ste

Il giorno Wed, 22 Jun 2005 12:32:12 +0200, PeSte, in [it.hobby.elettronica], oso' esternare:

Di solito si fa sempre cosí.

Togli un despammed per rispondere

--
,,, e dopo che ci avranno trasformato in vegetariani, a causa del vino al
metanolo, del pesce al mercurio, dei polli alla diossina, dei maiali agli
ormoni,  delle mucche,  pecore e  capre pazze,  ci daranno da mangiare la
frutta al benzene e la verdura radioattiva.
La nostra unica salvezza sara' nel Soylent Green!

""BIG" (Umberto)" ha scritto nel messaggio news:42b95a93.9246875@127.0.0.1...

[...]

misunderstanding ;-) intendevo collego assieme i pin e ne fisso uno a 0?

Ste

Il giorno Wed, 22 Jun 2005 12:32:12 +0200, "PeSte" ha scritto:

Nella pratica no.

Se sei alle prese con un circuito che cambia le prestazioni collegando uno invece di due ingressi, vuol dire che sei comunque in una situazione critica e devi usare qualcos'altro, magari un 74AC.

ciao Stefano

"SB" ha scritto nel messaggio news: snipped-for-privacy@4ax.com...

[...]

no no, ben lontano dalle criticità...la mia era più una domanda di carattere accademico

Ste

Il giorno Wed, 22 Jun 2005 13:11:44 GMT, SB, in [it.hobby.elettronica], oso' esternare:

Concordo, normalmente i due sistemi sono equivalenti, se il circuito é critico, si puó adottare il collegamento di un pin allo 0. Spesse volte, lavorando con circuiti sperimentali, usando c-mos, puó essere conveniente mettere un pin a massa (0 logico) con una resistenza da 10-100k. In questo modo, se si ha necessitá di riconvertire la porta alla sua originaria funzione, si toglie la resistenza e si collega il piedino con uno spezzone di filo dove serve, senza dover tranciare piste su uno stampato prototipo.

Togli un despammed per rispondere

--
,,, e dopo che ci avranno trasformato in vegetariani, a causa del vino al
metanolo, del pesce al mercurio, dei polli alla diossina, dei maiali agli
ormoni,  delle mucche,  pecore e  capre pazze,  ci daranno da mangiare la
frutta al benzene e la verdura radioattiva.
La nostra unica salvezza sara' nel Soylent Green!

Non avendo una sega da fare oggi mi sono messo a fare delle simulazioni del circuito nor in CMOS e ho trovato un paio di cose interessanti (anche se alla fin fine i due metodi sono perfettamente equivalenti).

Inanzitutto il circuito in cui le due entrate sono collegate assieme consuma un pelino in piu'; questo e' ovvio, visto che deve commutare dei transistor in piu'. Il falltime dell'uscita nel caso delle due entrate collegate assieme e' minore, ed e' abbastanza logico: sono due i transistor nmos che scaricano la carica immagazzinata nei pmos, mentre nell'altro caso e' uno solo (l'altro e' bloccato visto che il gate e' a massa). Il risetime invece e' superiore, e questo e' dovuto al fatto che e' un solo transistor (equivalente, sono in serie i due pmos) pmos che scarica due nmos al posto di uno solo. Inoltre nel caso di un pin a massa, c'e' da considerare quale pin si mette a massa (buongiorno paranoia), perche' a seconda di quale viene messo a massa e' il pmos legato a vdd che sara' sempre on (caso A) oppure quello legato all'uscita (caso B). nel caso B il risetime sara' inferiore perche' il pmos avra' un vgs inferiore (a causa del Ron dell'altro pmos). mentre il falltime sara' piu' rapido visto che non si scarica attraverso l'Ron (ci dev'essere una costante RC). detto questo si parla sempre e cmq di differenze piccolissime (nelle mie simulazioni siamo sulle centinaia di picosecondi con un risetime e falltime del segnale di entrata di 1ns).

Tengo cmq a ribadire che i circuiti sono strettamente equivalenti per l'uso pratico e che queste erano solo considerazioni per far passare il tempo %-)

Ciao Scola

[...]

:-)))