Operazionali: GBWP, banda e stabilità

...

Per un'applicazione "delicata" ho utilizzato un OPA547 (TO220) che ha la protezione in corrente e banda pi=F9 che discreta. Non credo che ti serva una banda passante di 500MHz se non hai un ATE in grado di farsene qualcosa, basta un condensatore di filtro in parallelo al carico in modo da leggere il valor medio. Tra parentesi, i condensatori di filtro in parallelo all'FPGA ci devono essere per forza senn=F2 i glitch autoprodotti se li becca tutti invalidando la prova. Il bello dell'OPA547 nel tuo caso =E8 che non hai problemi di dissipazione. Costicchia ma lo consiglio: lo monti e ti dimentichi di averlo montato.

Piccio.

In passato, per misurare la corrente assorbita da un carico (un sistema RF ID), ho utilizzato un circuito simile a quanto segue. Si tratta in pratica di misurare la corrente che entra nella massa, con un convertitore corrente/tensione. Non so se sia adatto al tuo caso, ma mi =E8 sembrata una soluzione abbastanza efficace, perlomeno con correnti molto piccole.

[FIDOCAD] FJC C 1.5 FJC A 0.35 FJC B 0.5 MC 110 30 0 0 580 LI 110 30 70 30 0 LI 135 35 155 35 0 LI 110 40 105 40 0 LI 105 40 105 50 0 LI 105 50 155 50 0 LI 155 45 155 65 0 LI 155 35 155 60 0 RV 230 95 250 115 0 LI 230 115 250 95 0 TY 235 100 5 3 0 0 0 * A TY 245 105 5 3 0 0 0 * D RV 145 65 165 80 0 TY 65 25 5 3 0 0 0 * dal DAC MC 155 115 0 0 045 LI 155 80 155 85 0 TY 150 70 5 3 0 0 0 * dut SA 155 50 0 MC 175 110 2 1 580 LI 155 85 155 100 0 LI 155 100 175 100 0 LI 175 110 155 110 0 LI 155 110 155 115 0 LI 170 100 170 85 0 LI 170 85 180 85 0 MC 180 85 0 0 080 FCJ TY 185 75 4 3 0 0 0 Helvetica R TY 190 95 4 3 0 0 0 Helvetica LI 190 85 205 85 0 LI 205 85 205 105 0 LI 200 105 230 105 0 SA 170 100 0 SA 205 105 0 MC 180 70 0 0 170 FCJ TY 185 60 4 3 0 0 0 Helvetica C TY 190 80 4 3 0 0 0 Helvetica LI 180 70 170 70 0 LI 170 70 170 85 0 LI 190 70 205 70 0 LI 205 70 205 85 0 SA 205 85 0 SA 170 85 0

È sicuramente adattabile al mio caso e mi sembra una buona idea. Mi sai dire quali sono vantaggi e svantaggi rispetto al classico shunt?

Saluti Boiler

L'ATE è quello che sto progettando ;-)

Non posso. Lo scopo di misurare la corrente assorbita dall'ASIC è di fare differential power analysis. Mi sono state richieste almeno 250 MS/s con 7 bit significativi. Probabilmente gli ADC saranno due, usati in time interleaving.

Certamente! Le alimentazioni saranno separate in ogni caso.

Il costo non sarebbe un problema. È un progetto di ricerca sponsorizzato e mi sono state dette queste testuali parole: "se ti serve un componente particolare, fintanto che non viene prodotto a mano da monaci buddisti e costa 5000 franchi al pezzo, non ci sono problemi" :-)

Boiler

...

...

E' una soluzione molto interessante, soprattutto per il fatto che introduce un basso errore. Penso che la adotter=F2 anch'io per i miei ciappini. Peccato solo per la necessit=E0 di alimentazione doppia.

Piccio.

dunque quello che si chiama un "high side current sensing". Gli opamp saranno a doppia alimentazione? Hai considerata la VCM e VCMRRdiff del differenziale? ll differenziale sara' a 3 opamp oppure un "semplice" differenziale con le 4 R da "matchare" ...... ma bene bene? Dai un'occhiatta alla AN1332 della microchip e alle applicazioni al proposito della Linear Technology.

Un "monolite" (INAxxx).

Boiler

Il 18/10/2011 14.11, Boiler ha scritto:

finissimo tentativo di reverse engineering ?

orpolina !

--=20 saluti lowcost

No, tentativo di verificare quanto buone sono le contromisure adottate per evitare appunto gli attacchi DPA.

Boiler

Beh, come diceva anche Piccio, si tratta di una soluzione che richiede un'alimentazione doppia dell'operazionale, o perlomeno una tensione negativa, perch=E9 la sua uscita va sotto il potenziale di riferimento. L'operazionale inoltre dev'essere in grado di fornire la totalit=E0 della corrente richiesta dal carico, cosa che per correnti non piccole pu=F2 essere scomoda. Il principale vantaggio =E8 invece che quando le correnti sono piccole si possono misurare con molta facilit=E0 e precisione. Ho un po' di esperienza con convertitori corrente/tensione per fotodiodi (in cui si arriva tranquillamente al nanoamper) e mi =E8 parso naturale utilizzarli anche per applicazioni di questo tipo.

Questo non è un grosso problema. Essendo ancora tutto in fase di progettazione si può prevedere la tensione duale.

Beh, con lo schema che avevo postato si ha lo stesso identico problema, semplicemente spostato al buffer del DAC.

Il condensatore nel ramo di feedback serve a compensare le capacità del carico, giusto? Come si dimensiona non avendo idea di come sarà il DUT?

Boiler

Anche qui avresti bisogno di utilizzare un buffer per il DAC. Quindi forse per te non =E8 una soluzione del tutto comoda.

Esattamente. Pi=F9 che altro, la capacit=E0 del carico introduce uno zero nella funzione di trasferimento che pu=F2 compromettere il margine di fase del circuito.

Questo =E8 un documento interessante (anche se io chiamo il circuito amplificatore a transresistenza e non transimpedenza):

Nel tuo caso, adotterei un metodo molto pragmatico provando diversi valori del condensatore fino ad ottenere un comportamento accettabile, senza troppe oscillazioni sulla misura quando ci sono variazioni brusche della corrente assorbita dal carico.

Il buffer per il DAC ci vuole in ogni caso, quindi non è rilevante per la scelta del sistema.

La domanda per finire è: meglio un differenziale e uno shunt o un I-V-converter?

Grazie mille Boiler