VHDL vs. Verilog

Do you have a question? Post it now! No Registration Necessary

Translate This Thread From Polish to

Threaded View
Temat w zasadzie w stylu "lepsze są blondyny, czy rude?" Ja w zaparte jes
tem za VHDL'em. Trochę trza się do tego przyzwyczaić, jest to tzw. "s
trong typed language" i BARDZO DOBRZE !!  Semantyka Veriloga jest trochę  
podobna do Pascala, ale BROŃ CIĘ PANIE rozumować kategoriami programi
stycznymi w odniesieniu do HW.
Trza się przestawić na zupełnie inny poziom abstrakcji używając V
HDL/Verilog, a pisząc programy Pascal/C/C++. Co się tyczy opisu HW, zde
cydowanie obstaję za VHDL.

A soft w większości przypadków trza skrobać w C/C++. A już TOTALN
YM popaprańcem jest typ "VOLATILE" !!  Zalecany w aplikacjach ADC. Głup
szej głupoty nie widziałem!! No cheba, że przetwarzamy sygnał o no
śnej paru Hertzów próbkowany z częstotliwością pierdyljona Giga
hertzów. Trochę przesadziłem, ale generalnie o to chodzi. Porządnej
 demodulacji FM ja bym tak nie robił. A cholera wie jak se to kompilator  
z tym pokombinował....

Re: VHDL vs. Verilog
W dniu 16.08.2013 19:12, snipped-for-privacy@gmail.com pisze:
Quoted text here. Click to load it

Ano właśnie, dostałem w zeszłym roku taką śmieszną płytkę Lattice  
MachX02 Pico Dev Kit. Chciałbym się tym trochę pobawić, ale jeśli chodzi  
o FPGA/CPLD to jestem totalnie zielony, nigdy nie miałem z tym do  
czynienia i nie bardzo wiem z której strony się do tego zabrać. Może  
jakaś porada co będzie prostsze do ogarnięcia dla kogoś przyzwyczajonego  
do C i 8 bitów?

--  
Pozdrawiam
Jakub Rakus

Re: VHDL vs. Verilog
W dniu piątek, 16 sierpnia 2013 22:52:16 UTC+2 użytkownik Jakub Rakus n
apisał:
Quoted text here. Click to load it
 jestem za VHDL'em. Trochę trza się do tego przyzwyczaić, jest to tzw
. "strong typed language" i BARDZO DOBRZE !!  Semantyka Veriloga jest troch
ę podobna do Pascala, ale BROŃ CIĘ PANIE rozumować kategoriami prog
ramistycznymi w odniesieniu do HW.
Quoted text here. Click to load it
ąc VHDL/Verilog, a pisząc programy Pascal/C/C++. Co się tyczy opisu H
W, zdecydowanie obstaję za VHDL.
Quoted text here. Click to load it
TALNYM popaprańcem jest typ "VOLATILE" !!  Zalecany w aplikacjach ADC. G
łupszej głupoty nie widziałem!! No cheba, że przetwarzamy sygnał  
o nośnej paru Hertzów próbkowany z częstotliwością pierdyljona  
Gigahertzów. Trochę przesadziłem, ale generalnie o to chodzi. Porzą
dnej demodulacji FM ja bym tak nie robił. A cholera wie jak se to kompila
tor z tym pokombinował....
Quoted text here. Click to load it
ę Lattice  
Quoted text here. Click to load it
li chodzi  
Quoted text here. Click to load it
że  
Quoted text here. Click to load it
ajonego  
Quoted text here. Click to load it

Z CPLD nigdy się nie bawiłem, bo i takiej potrzeby nie było. Jest to  
co prawda tanie, ale zbyt wiele logiki do tego nie upchasz. Co się zaś  
tyczy FPGA, to zapomnij na wstępie o C/C++ i wszelakich językach progra
mowania. FPGA to nie jest procek na którym możesz jakiś tam soft wyrz
eźbić. FPGA jest to platforma hardwarowa, taka 'tabula rasa' na które
j możesz sobie w obrębie jej zasobów wystrugać dowolną logikę b
ez lutownicy. Przy odpowiednio zasobnych FPGA nawet i procka, którego mo
żesz dalej oprogramiać. Jeżeli to Cię interesuje, zassaj sobie za d
armola WebPack'a z www.xilinx.com , i pobaw się najpierw projektowaniem b
yle czego z poziomu normalnego schematu. Bramki, liczniki, sumatory i tym p
odobne pierdualia. Konkretne numery pinów wejściowych i wyjściowych t
eż sam określasz bez lutkolby (UCF-user constraint file). Krótko mó
wiąc sam smarujesz se schemat tego co ma siedzieć w scalaku i co on ma  
robić. Fajne, co nie?! Możesz se i procka w/g własnego pomysłu wyst
rugać!!  A idąc dalej w las, są właśnie takie narzędzia jak VHD
L/Verilog - języki którymi opisujesz co badziewie ma robić. Cholernie
 wygodne. Wyobraź sobie zaprojektowanie sumatora n-bitowego na poziomie b
ramek. Jest trochę roboty..
A wystarczy napisać A<=B+C, resztę zrobi za Ciebie soft i zaimplement
uje do wybranego układu FPGA.  

Generalnie nie ma się czego bać, ino przestaw myślenie z C na hardwar
e. A najlepiej na początek przygody z FPGA w ogóle zapomnij o wszelakic
h językach programowania. Bo to zupełnie 2 różne zagadnienia.  

Mam nadzieję, że trochę rozjaśniłem temat. Jakby cosik nie było
 jasne, śmiało pytaj tutaj. Na miarę wiedzy postaram się doradzić
.

Re: VHDL vs. Verilog
W dniu 17.08.2013 22:30, snipped-for-privacy@gmail.com pisze:
Quoted text here. Click to load it

To może jakiś przykład praktyczny co takiego można zrobić "łatwo" na  
FPGA, co na zwykłym procku jest "trudne" (znaczy się zajmuje duuużo  
linii kodu, długo się wykonuje i/lub mocno obciąża CPU jakimiś  
mnożeniami i dzieleniami)?

--  
Pozdrawiam
Jakub Rakus

Re: VHDL vs. Verilog
 > To może jakiś przykład praktyczny co takiego można zrobić "łatwo" na
Quoted text here. Click to load it

Np. dowolnie konfigurowany moduł FFT, sterownik pamieci DDR czy dowolnie  
konfigurowany interfejs PCI Express.


MiSter






Re: VHDL vs. Verilog
W dniu 18.08.2013 18:02, MiSter pisze:
Quoted text here. Click to load it

A jakiś prosty analizator stanów logicznych dałoby radę łatwo na tym zrobić?

--  
Pozdrawiam
Jakub Rakus

Re: VHDL vs. Verilog
W dniu 18.08.2013 21:46, Jakub Rakus pisze:
Quoted text here. Click to load it
Dobrze działające analizatory się TYLKO na "tym" robi. Wszelkie cuda na  
AVR'ach i ogólnie sekwencyjnie przetwarzających uC to lepsze, bądź  
gorsze zabawki. Siłą FPGA jest właśnie przetwarzanie równoległe bez  
opóźnień - a tego na uC nie osiągniesz nigdy.

--  
butek
Safety note: Don't put all your enriched uranium hexafluoride in one  
We've slightly trimmed the long signature. Click to see the full one.
Re: VHDL vs. Verilog
W dniu 18.08.2013 22:36, butek pisze:
Quoted text here. Click to load it

No dobrze, to jeszcze jedno pytanie: czy ktoś poleciłby dobrą lekturę na  
ten temat, taką co poprowadzi od podstaw do bardziej wymyślnych  
projektów, może być angielskojęzyczna, bo jak widzę po naszemu niewiele  
tego jest.

--  
Pozdrawiam
Jakub Rakus

Re: VHDL vs. Verilog
W dniu 2013-08-19 21:01, Jakub Rakus pisze:
Quoted text here. Click to load it

No tu jest trochę kiepsko. O ile o samej składni jest tego dosyć sporo o  
tyle o sprawach istotnych raczej mało.

Mówiąc o istotnych sprawach , mam na myśli: "Jak pisać żeby działało.."
Np bardzo mało podręczników czysto o VHDL lub verilogu  mało mówi o  
ogólnych zasadach takich jak synchronizacja sygnałów asynchronicznych  
czy też o problemach w projektach gdzie występuje wiele asynchronicznych  
zegarów.
Doświadczenie trzeba zebrać.

Adam

Re: VHDL vs. Verilog
W dniu 19.08.2013 21:55, Adam Górski pisze:
Quoted text here. Click to load it

No ale coś na początek? Angielskojęzycznych pozycji widzę sporo, tylko  
szkoda coś brać, co może być mało przydatne, dlatego pytam znających  
temat co by polecili początkującemu.
--  
Pozdrawiam
Jakub Rakus

Re: VHDL vs. Verilog
W dniu 2013-08-19 21:59, Jakub Rakus pisze:
Quoted text here. Click to load it

Według mnie ciekawą książką jest:
Mano M. Morris, Kime Charles R.: Podstawy projektowania układów  
logicznych i komputerów
Niestety do zdobycia tylko z drugiej ręki, wydawca nie planuje  
wznowienia. Wiele przykładów jest opisanych w Verilogu i VHDL więc każdy  
może sobie porównać opis tej samej logiki w obu językach. Jest to takie  
kompendium od podstaw układów cyfrowych, logiki zerojedynkowej aż do  
projektów mikroprocesorów, pamięci itp. Nie ma w niej konkretów  
dotyczących układów FPGA czy PLD, przez co może nie jest też idealna do  
rozpoczęcia działań z tego rodzaju układami. Daje raczej podstawy natury  
bardziej ogólnej układów cyfrowych, jednak zapisane w języku opisu  
sprzętu. Dostarcza więc klocki, malutkie, z których można coś  
konkretnego zbudować. Każdy klocek jest dokładnie opisany.

--  
Michał

Re: VHDL vs. Verilog
Jakub Rakus wrote:
[...]  
Quoted text here. Click to load it

Nie wiem czy będzie Ci odpowiadać, ale wygląda całkiem nieźle. Książki  
prowadzą za rękę, zaczynając od prostych projektów, na koniec zostawiając z  
wystarczającą wiedzą żeby zabrać się za coś bardziej skomplikowanego:  
http://www.freerangefactory.org/site/pmwiki.php/Main/Books

pzdr.
j.



Re: VHDL vs. Verilog
W dniu 21.08.2013 05:45, Jacek Radzikowski pisze:
Quoted text here. Click to load it

Wielkie dzięki, o takie coś właśnie mi chodziło.

--  
Pozdrawiam
Jakub Rakus

Re: VHDL vs. Verilog
On 2013-08-17 22:30, snipped-for-privacy@gmail.com wrote:
Quoted text here. Click to load it

Tak, to faktycznie bardzo proste do pierwszego pytania: a to ma być  
unsigned, 1C, 2C czy może w kodzie Graya (i którym) i czy sumator ma być  
może szeregowy czy może równoległy?


Re: VHDL vs. Verilog
W dniu wtorek, 20 sierpnia 2013 21:31:26 UTC+2 użytkownik Sebastian Bia
ły napisał:
Quoted text here. Click to load it
być  
Quoted text here. Click to load it

Sprawa jest identyczna jak w każdym innym języku. Jeżeli dajmy na to  
napiszemy w Pascalu a:=b+c; , to równie dobrze można postawić pytan
ie "czy te zmienne będą typu integer, a może real?". Odpowiedź w ob
u przypadkach jest taka sama: jak se zmienne/sygnały zadeklarujesz, tak m
asz. Standardowo przy zapisie A<=B+C narzędzia implementujące zrobi
ą Ci równoległy sumator. Ale jak chcesz, nie ma problemu, żeby posk
ładać 1-no bitowe sumatory z przeniesieniem w VHDL'u w n-bitowy szerego
wiec. Tylko po co?

Re: VHDL vs. Verilog
W dniu 2013-08-20 22:57, snipped-for-privacy@gmail.com pisze:
Quoted text here. Click to load it

Tylko, że czasami trzeba robić operacje na różnych typach. I nie ma  
standardowych bibliotek do konwersji typów. Różnice między kolejnymi  
standardami 1076 niby niewielkie, a w praktyce trzeba się napieprzyć aby  
aby coś poprawnie skompilować. W C masz niejawne rzutowanie, możesz też  
sam rzutować do jakiegoś typu. Nie musisz do tego celu kombinować z  
dołączaniem bibliotek i martwić się czy będą działały z aktualną wersją  
języka. No i możesz po prostu pisać w starej wersji standardu i nowy  
kompilator się o to nie obrazi.

--  
pozdrawiam
MD

Re: VHDL vs. Verilog
W dniu wtorek, 20 sierpnia 2013 23:45:37 UTC+2 użytkownik Mario napisał
:
Quoted text here. Click to load it
iały napisał:
Quoted text here. Click to load it
ma być
Quoted text here. Click to load it
 to napiszemy w Pascalu a:=b+c; , to równie dobrze można postawić p
ytanie "czy te zmienne będą typu integer, a może real?". Odpowiedź  
w obu przypadkach jest taka sama: jak se zmienne/sygnały zadeklarujesz, t
ak masz. Standardowo przy zapisie A<=B+C narzędzia implementujące zro
bią Ci równoległy sumator. Ale jak chcesz, nie ma problemu, żeby po
składać 1-no bitowe sumatory z przeniesieniem w VHDL'u w n-bitowy szere
gowiec. Tylko po co?
Quoted text here. Click to load it
ma  
Quoted text here. Click to load it
ymi  
Quoted text here. Click to load it
aby  
Quoted text here. Click to load it
 też  
Quoted text here. Click to load it
  
Quoted text here. Click to load it
ktualną wersją  
Quoted text here. Click to load it
y  
Quoted text here. Click to load it

Na tym właśnie polega burdelarstwo języka C !! I z tego właśnie p
owodu, ze źle pojętego wygodnictwa programiści skrobiący w C pisz
ą aplikację w 3 dni, aby potem ślęczeć 3 miesiące w poszukiwani
u pierdualnego błędu. Deklarowanie zmiennej byle gdzie, to wręcz zapr
oszenie do burdelarstwa, ale to jeszcze "małe piwo". Natomiast niejawne r
zutowanie typów, to tego już za cholerę nie mogę zrozumieć. Nie,  
żebym nie rozumiał o co w tym chodzi, jak to działa i jak stosować.
 Ale to jest właśnie najczęstszym powodem strupa na głowie "dlaczeg
o program nie działa?". A co za problem dołączyć bibliotekę, bą
dź samemu pokombinować nad wymaganą konwersją typu? To jest Twoim z
daniem kombinowanie ?
To jest PORZĄDEK i SYSTEMATYKA!! W takim np. Pascalu, czy FORTRANIE taki  
numer nie przejdzie!! Kompilator od strzału wywala błąd. I bardzo dob
rze!! Wiem, młodzi programiści uważają, że C/C++ to najlepszy j
ęzyk na świecie. Na pytanie o znajomość Pascala bądź Algol'a od
powiedź jest : NIE!! Każdy język "ostro typowany", ostro eliminuje up
ierdliwe "bugg'i", wprowadza porządek itd. A co się zaś tyczy symboli
 operatorów logicznych w C/C++, to powymyślał je chyba jakiś psycho
pata.  

Re: VHDL vs. Verilog
W dniu 2013-08-21 17:20, snipped-for-privacy@gmail.com pisze:
Quoted text here. Click to load it

Jak pisałem możesz użyć rzutowania jawnego. A w VHDL masz do tego jakieś  
z d. wyjęte biblioteki które mogą być albo i nie być w konkretnej instalce.

Quoted text here. Click to load it

Tia, tylko że w każdej książce autor podaje inne biblioteki. Każdą po  
kolei próbujesz, a taki np. Webpack ich nie ma. Jak już coś sobie  
sklecisz to  nie masz pewności czy przy kolejnej wersji Webpacka  
zadziała prawidłowo konwersja projektu do nowszej wersji.
I słusznie wspomniałeś o Fortranie. VHDL jest w tej chwili na etapie  
Fortranu z 77 r.


--  
pozdrawiam
MD

Re: VHDL vs. Verilog
W dniu środa, 21 sierpnia 2013 17:32:29 UTC+2 użytkownik Mario napisa
ł:

Quoted text here. Click to load it
żdą po  
Quoted text here. Click to load it
  
Quoted text here. Click to load it

Podaj konkretny przykład, podyskutujemy..

Re: VHDL vs. Verilog
W dniu 2013-08-21 17:40, snipped-for-privacy@gmail.com pisze:
Quoted text here. Click to load it

Problem trochę stary więc szczegółów nie pamiętam. Walczyłem z konwersją  
vector > uint i w drugą stronę. Funkcje do konwersji siedzą w dwóch  
różnych bibliotekach: arith i numeric. I nie wiem czemu są to całkiem  
różne funkcje. Bibliotyeki nawzajem się wykluczają. Numeric jest  
zalecana jako nowsza. Jednak żaden książkowy przykład z numeric nie  
udało mi się skompilować w ISE. W końcu zrobiłem to jakoś na arith. Ale  
pozostało mi wrażenie, że jak robią taki sformalizowany język ze  
sztywnym typowaniem, to kretyństwem jest robić chaos w czymś tak  
podstawowym jak konwersja typów.

--  
pozdrawiam
MD

Site Timeline