_Loader_

Hello Ilia.

RK>> Может, но не стековый суперскаляр будет гораздо проще, а RK>> преимуществ у стекового процессора перед не стековым (в плане RK>> производительности) нет.

IT> ASIC - проще. Софт-ядро в ПЛИС - такое же.

За счет чего оно проще? Пока был упомянут только дешифратор команды - это не настолько сложная часть процессора, что бы его упрощение сделало процессор в целом ощутимо проще.

RK>> Hу и что. RISC тоже все это делает за один такт. Вопрос в том, RK>> сколько надо на это аппаратуры. Для RISC понадобится меньше.

IT> Видишь ли, это тоже RISC.

Я имею в виду классический RISC/стековый RISC.

RK>> Hет. 2 процессора могут одновременно исполнять 2 разных задачи. А RK>> суперскаляр с 2мя командами за такт может исполнять одну задачу в RK>> 2 раза быстрее. Теперь представим, что в системе в данный момент RK>> работает только одна задача - что будет делать 2й процессор на RK>> кристале?

IT> Только в случае, когда операции в принципе параллелятся, но по IT> каким-то непонятным причинам они не были распараллелены аппаратно.

Аппаратура в принципе не может распределить поток команд на 2 независимых параллельно работающих процессора.

IT> Вот только недавно ушла разработка со счетверенным вычислителем. IT> Самый настоящий SIMD - стековое ядро формирует команду для IT> счетверенного арифметического блока...

Заметь: счетверенный арифметический блок!=4м отдельным арифметическим блокам каждый со своими потоками команд (то есть 4м процессорам)

IT> Кроме того, получается несколько другой вывод. Сначала шла речь о IT> двух задачах на одном кристалле.

Вообще то речь шла о неэффективности стековых архитектур для исполнения _одного_ потока комманд в свете технологии SiperScalar

IT> Чем два независимых ядра хуже одного, в два раза большего IT> за счет дополнительных схемотехнических решений, позволяющих IT> параллелить операции?

Для 2х отдельный задач - ничем (даже лучше).

IT> И как тогда понимать Hyper Threading?

Как не очень удачную разработку фирмы Intel. Полноценных 2 процессора из 1го им получить не удалось (а Win думает, что их именно 2), и когда система пытается повесить на эти 2 'недопроцессора' 2 полноценные задачи - получается полный облом с производительностью :(

IT> Я про микрокод очень условно написал - в каких-то архитектурах он IT> есть, а в каких-то формально отсутствует. Кстати, для PII (по меньшей IT> мере, я смотрю справочник в приложении к "Assembler" Зубкова С.В.) IT> все-таки указывается количество _микроопераций_.

PII это CISC, а он по определению с микрокодом.

Roman

Демонстрируют-демонстрируют, но не совсем по указанной причине :) Но это не вопрос конференции...