AVR vs PIC

Здравствуйте.

GS>>>>> Понимаешь, я-ж не виноват, что ты тормоз... AK>>>> Понимаешь, я привык аргументированно отвечать за свои слова. GS>>> Ты флейм считаешь аргументированным ответом? Талант! ;) AK>> Отсылка к документации не является аргументом ? GS> Пока что это я регулярно отсылаю к документации тех, кто её читать GS> не привык.

Я ее не только читаю. Есть еще практика.

GS>>>>>>> MOVLW 01b GS>>>>>>> MOVWF PORTx ; инициализация порта GS>>>>>>> "противофазными" битами GS>>>>>>> MOVLW 11b ; модифицируемые биты GS>>>>>>> loop1: GS>>>>>>> XORWF PORTx,1 ; модификация с прямым доступом к порту GS>>>>>>> ; 1 цикл GS>>>>>>> GOTO loop1 ; 2 цикла AK>>>>>> А теперь давай по существу. GS>>>>> Даже не попытаешься сделать это-же на AVR? Такой ведь хороший GS>>>>> процессор, а не может сделать простенькую задачку... AK>>>> Понятия не имею, что ты хочешь получить и зачем это нужно. GS>>> "Чукча не читатель"? AK>>>> Причем здесь "противофазные биты" ? GS>>> Хороший пример тривиальной задачки, которая из-за извратной GS>>> архитектуры AVR GS>>> на ней по-людски _не_ делается. AK>> Твои задачи только и ограничиваются дерганьем ножек GS> Это _одна из основных_ задач для эхотажной техники.

А мы тут разработкой программируемых контроллеров АСУ на базе AVR занимаемся. Так себе - детский сад, даже ножками не дергаем. Тем не менее производительность устраивает.

AK>> и позволяют держать все необходимые данные в регистрах ? GS> Если они влазят в отнюдь не маленький набор регистров PIC - почему GS> нет? GS> В 32 AVR-овских регистра - точно не влезут. AK>> Счастливый. GS> Ага ;)

Это говорит только о размерах твоих задач. И здесь нет ничего, чем стоило бы гордиться.

AK>>>> Я всего лишь задал вопрос: почему область SRAM напрямую AK>>>> недоступна ? GS>>> А самому подумать и понять - никак не получается? Потому что в GS>>> системе команд AVR арифметические и логические команды имеют в GS>>> качестве аргументов только жалкие 32 РОH. Для выполнения GS>>> арифметических и логических команд над данными в SRAM GS>>> приходится GS>>> "жонглировать" данными при помощи команд LD и ST. Хоть GS>>> на этот раз GS>>> дошло, или снова повторять придётся? AK>> Это не повод назвать архитектуру "уродской". GS> Меняешь тему? Во-первых, ты спрашивал насчёт доступности области GS> SRAM напрямую. Я _ещё раз_ объяснил. Во-вторых, таки-да, повод. GS> Поскольку есть примеры _более аккуратно_ сделанной архитектуры.

Чем lds и sts не доступ к памяти с прямой адресацией ? А то, что ты хочешь от RISC-процессора CISC-подобных команд - это твои личные трудности.