Właśnie nie dalej jak w piątek kumpel pokazywał mi notę z analoga (chyba), w której wyraźnie było napisane, że to jest najlepszy sposób na zrobienie anteny i kłopoty z emisją :-). Z tekstu wynikało, że należy placek łączyć w kilku miejscach, albo się go pozbyć.
W maritexie też to mają i to w dobrej cenie:
Potwierdzam, też widziałem. Robią ładne soldermaski (nie to co z Faldruku - tamte po lekkim przygrzaniu podczas lutowania jakoś się tak rozchodzą i faflują). Z ITRu też kiedyś przychodziły niezłe płytki, ale ostatnio chyba zmienili załogę i zrobili serię krzywo powierconego badziewia.
Adam Dybkowski napisał(a):
Niektóre płytkarnie mają dziwny nawyk cynowania ścieżek pod maską. Przez to podczas lutowania cyna jest zasysana pod spód i chyba stąd ten efekt.
Może w tym jest problem. A normalnie powinno się cynować płytki z już nałożoną soldermaską? To chyba inny proces (HAL?).
IMO w Faldruku w ciągu ostatnich 2 lat soldermaski i opisy i tak znacznie się poprawiły. :-)
A TS? Ot, normalne, przyzwoite płytki, takie jakie być powinny. Więc nie widzę powodów do zachwytu.
Regards, /J.D.
Piotr Wyderski napisal(a):
A nie wiem. Moja wiedza na temat pinoutow kosci ogranicza sie do tego, ze jest z tym syf. Pod kazdym wzgledem.
Tak, wyslalem zbiory, ale dopiero dzisiaj.
Adam Dybkowski napisal(a):
ITR to parszywa fabryka z dobra opinia. Od zawsze pamietam starszne buble, ktorych nie powstydzilby sie garazowy Zenez.
dq napisal(a):
To nie jest dziwny proces. To jest technologia cynowania cyna galwaniczna. Zamawiajac plytki pisz o HALu.
Ja bym dal po drugiej stronie. Popatrz tylko, zeby czesc sciezek nie byla 3x dluzsza ;-)
Nie mialem problemow (jest 1cm od lm2676).
2 arstwy... grrr... IMHO lepiej GND na dole.
Po stronie FPGA. Jak najblizej pinow. Daj 33/47n w 0603. Pamietaj - dla Ciebie nie potrzeba setek nF - masz szybkie zegary, wiec bardziej jestes zainteresowany kondziorkiem z malymi ESR/ESL => mniejsza pojemnosc oraz mniejsza obudowa. Dlaczego po tej samej stronie plytki? Bo viasy maja swoja indukcyjnosc.
core
Przy tej dlugosci IMHO nie ma znaczenia. Nie dawaj tylko za blisko masy (bedziesz miec pojemnosci pasozytnicze).
Prowadzenie powinno byc w gwiazde. Znaczy nie doslownie, ale oddziel czesc HF od LF i od analogowki. Oraz nie ganiaj duzych pradow przez wspolne sciezki.
IMHO za mala czestotliwosc. Ale mi zawsze wychodzilo tak, ze sciezki do pamieci byly ladnie poukladane - wtedy sciezki mniej miejsca na plytce zajmuja (bo piny w Alterze mozesz przyporzadkowac jak chcesz).
Strasznie duzo.
GND
Drabinki - juz znalazles.
Czemu nie? Zreszta - masz jakis lepszy oscyloskop? Zrobisz pierwsza sztuke, jak nie bedzie dzialac to oscylka w lape i szukac smieci. Drugi raz juz takich samych bledow nie popelnisz.
O blokowaniu to był kiedyś taki wątek:
Piotr Wyderski napisal(a):
;--) IMO optymalne jest stosowanie dwoch caps. Jeden w malutkiej obudowie i nieduzej pojemnosc (badz nieco wieksza pojemnosc i male napiecie znamionowe) prawie bezposrednio na nogach i wiekszy dalej. W kazdym badz razie nalezy uwazac na duze pojemnosci w malych obdowach - czesto sa to caps z Y5V badz Z5Y.
A jesli chodzi o strone montazu, to na zdrowy rozum powinno to byc po tej samej stronie w przypadku obudow QFP. W przypadku BGA to inna bajka, ale z kolei montaz dwustronny podraza projekt.
jerry1111 napisal(a):
To jest wlasnie, jak dla mnie jedna z wiekszych zalet PLD/FPGA, ze mozna poprzestawiac piny dopasowujac do plytki. Dzieki temu mozna zrobic plytke optymalnie pod wzgledem sygnalowym.
Mysmy chyba jeszcze nie mieli problemu z przepinaniem pinow. aczkolwiek nasze najwieksze Altery to 10k20 czy 1k30. W 1k10 mielismy prawie 100% zajetosci, a sie komilowalo.
My prawie wszystkie plytki robimy na 2l. warto plytke z altera zaprojektowac jako gwaide z Altera w punkcie centralnym.
Dokladnie - ladne sciezki wychodza, takie jak 'grzebien' ;-)
Wiem ze w mocno zajetych (>98%) i malutkich alterach mialem problem. Wieksze nigdy nie byly zajete w tym stopniu, ale w wiekszych problem bedzie inny - jak sie zrobi naprawde gesto w ktoryms miejscu struktury Altery, to timingi szlag trafi. Raz tak mialem i nie wiedzialem dlaczego - dopiero podglad struktury pokazal o co chodzi. Przestawilem kilka pinow na druga strone scalaka i bylo OK.
Zgadza sie - jak masz miejsce na scalaki _i_ sciezki na tej samej warstwie. Mi zabraklo ;-(
No przeciez mowilem. Aha - co najwazniejsze. Nie musisz laczyc danych oraz adresow jednej i drugiej kosci w porzadku alfabetycznym (znaczy D0 do D0 itp). To tez uprosci plytke ;-) Trzeba tylko uwazac na adresy jesli chcesz burst-mode uzywac.
PDF?
O widzisz - zapomnialem Ci napisac, ze ja mase analogowa podlaczam do cyfrowej w jednym punkcie za pomoca malej perelki ferrytowej o Al=3000 (po prostu przekladam srebrzanke przez srodek perelki).
Chcialo Ci sie?? ;-) Wyglada fajnie - tylko nie przesadz z wartoscia dlawika, bo Ci napiecie bedzie siadac w szpilkach.
Tak. Ten dodatkowy na dolnej stroine plytki (== bottom) moze byc wiekszy (rownie maly nic nie poprawi, wiec smialo mozesz dac 0603 albo i wiekszy).
Jak roznicowe to nie powinny wymagac 'korytek'. Natomiast sprawdz czy przez mase pod ADC nie puszczasz duzego pradu. Jak ma tam byc duzy prad AC, to lepiej wyrzuc ta mase.
Jak tam szybko? Albo zrob rozwiazanie uniwersalne - wsadz oporniki 0603, najwyzej dasz 0 Ohm i w nastepnej plytce wyrzucisz.
Popatrzec na compilation report -> pinout file? Tam znajdziesz odpowiedz ;-)
Mozna. Po prostu sprawdz efekt kompilacji.
ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.