Witam,
projektuję płytkę drukowaną do mojego SDR i w związku z tym mam kilka pytań o zasady właściwego projektu. Założenia są następujące: płytka dwustronna, montaż dwustronny SMD, częstotliwości sygnałów cyfrowych do 130MHz, wyjątkowo 500MHz.
- Pamięci SRAM mają 16-bitową magistralę, a szyna powinna mieć 32 bity @ 130MHz, więc trzeba będzie składać blok pamięci z par kości RAM. Gdzie należy umieścić kostkę przechowującą starsze 16 bitów? Po drugiej stronie płytki, bezpośrednio pod kostką z młodszymi bitami, czy też obok niej na tej samej stronie?
- Czy pamięci SDRAM można umieścić blisko przetwornic impulsowych?
- Czy zasilanie do FPGA można poprowadzić umieszczając bezpośrednio pod chipem płaszczyznę GND, a z VDD_core i VDD_io "przebić się" na drugą stronę płytki do odpowiednich szyn zasilania, czy też lepiej dać GND po przeciwnej stronie płytki, a pierścienie zasilania umieścić bezpośrednio pod kostką?
- Czy kondensatory odsprzęgające można dać po stronie płytki przeciwnej względem FPGA, bezpośrednio na via zasilania, czy też koniecznie powinny się one znaleźć na tej samej stronie, co FPGA?
- Jeśli wyniknie konflikt między poprowadzeniem VDD_core i VDD_io, to na rzecz zachowania jakości którego z nich należy go rozstrzygnąć (tj. które zasilanie powinno być "lepsze")?
- Czy linia mikropaskowa o długości ~1,5 cm wiodąca sygnały USB2.0 do gniazdka (jedyne miejsce na płycie działające na 500MHz) wymaga specjalnej uwagi, czy przy tej długości nie ma wielkiego znaczenia jej jakość (oczywiście w rozsądnych granicach)?
- Jeśli wyniknie konieczność połączenia dwóch płaszczyzn zasilania po różnych stronach płytki (GND, VDD itd.), to należy robić to w jednym "punkcie" (np. za pomocą kilku via na obwodzie okręgu), czy też vstawiać przelotki gdzie się da i tak gęsto, jak się da (modulo zdrowy rozsądek)?
- Czy 3--4-centymetrowe szyny 130MHz do układów pamięci wymagają uwzględnienia impedancji i wyrównania długości ścieżek, czy też to za mała częstotliwość, by w praktyce się tym przejmować? Czy macie jakieś specjalne uwagi i rady co do tego fragmentu projektu?
- ADC będzie połączony z FPGA szyną 14-bitową. W celu minimalizacji odbić sygnału będzie w nią szeregowo włączony zestaw oporników 100 omów. Co dać pod tą szyną i opornikami, GND? BTW, spotkałem się z zestawami kilku niepołączonych oporników SMD na jednym fragmencie ceramiki, gdzie to mozna kupić?
- Czy po ukończeniu istotniejszej części projektu ktoś znający się na PCB mógłby rzucić okiem na wynik, czy nie popełniłem jakichś kardynalnych błędów i ewentualnie zaproponować poprawki?
Pozdrawiam Piotr Wyderski