Potrzebuje w Xilinx ISE wygenerować dla jego symulatora następujący przebieg: Linia1: 0000001 odstęp 0000001 odstęp Linia2: odstęp 1111 0000001 1111
Chcę aby taki coś było powtórzone kilka tysięcy razy, jak to zrobić?
Xilinx ISE - generowanie przebiegu testowego
Feb 02, 2008
2 Replies
uzyc google? sprobuj tes petli, procesu (a w nim wait for), jest wiele innych rozwiazan. Podalez zdecydowanie za malo danych. chyba ze jestes bardzo uparty to klawisz ctrl+C, ctrl+V
Greg(G.Kasprowicz) pisze:
Nie wiedziałem że w VHDL-u że można opisać przebiegi testowe, próbowałem malować ręcznie. Dzięki za uświadomienie, teraz to już sobie poradzę.
Join the Discussion
Have something to add? Share your thoughts — no account required.
Didn't find your answer?
Ask the community — no account required