Witajcie,
Interesuje mnie następująca rzecz: w jaki sposób Intel, AMD, Texas Instruments... projektują procesory RISC, DSP... Zetknąłem się bowiem z dwiema skrajnymi teoriami/domysłami - pierwsza to taka, że korzysta się z VHDL lub innych języków HDL wraz z optymalizacją newralgicznych fragmentów architektury, a druga teoria, że przy projektowaniu np. Intel korzysta z zupełnie innych metod, które nie są jak dotąd opublikowane (być może o bardziej posunięte technologicznie niż HDL). Czy ktoś z was spotkał się ze sprawdzonymi informacjami na ten temat? Gdzie można szukać w internecie źródeł, informacji...? Jednyną informację jaką posiadam w tym temacie (banalną i oczywistą zresztą), jest to, że AVR Atmelka był w całości opisany w VHDL.
Druga rzecz, której szukam: gdzie można odnaleźć praktyczne porady, wskazówki na temat projektowania układów RISC/DSP. W jaki sposób, jakimi technikami optymalizuje się budowę wewnętrzną takich układów, jak zaimplementować wydajnie przetwarzanie potokowe? Głównie szukam materiałów, gotowe biblioteki komponentów IP prostych procesorów (jak np.'51), ale analiza opisu HDL jest stosunkowo skomplikowana i trudno wywnoskować na ich podstawie ogólnych metod. W literaturze, którą posiadam w wersji papierowej na temat VHDL/RISC (książek Kalisza, Metzgera, Zwolińskiego) znajduje się jedynie podstawa języka, synteza logiczna, brak natomiast omówienia metod praktycznego realizowania i optymalizowania jednostek uP.
Pozdrawiam i gorąco zachęcam do dyskusji Mirek