Potrzebuje zrealizowac petle PLL - czyli:
---2MHz---- :N --------Dekoder fazy------- Filtr LPF--------VCO----| | | |------------------ :N ---------------------|
Wiec: Na wejsciu 2 MHz dzielone na N gdzie N wynosi miedzy 1 a 10. N jest takie samo i na wejsciu i w samej petli. Filtr LPF MUSI byc regulowany w zakresie 20Hz-100kHz. Calosc ma "usredniac" czestotliwosc sygnau wejsciowego z dana "dokladnoscia" ktora jest regulowana poprzez filtr LPF.
Chcialem to wykonac tak: Dzielniki na xilinxie (i tak jest w ukladzie) Petla na HC4046 pracujacej w trybie 2 (wyjscie dekodera fazy trojstanowe. Filtr LPF MAX 262 (Capacitor Switched Filter). Czy polaczenie HC4046 i MAX 262 bedzie dzialac??
A moze jest jakies inne prostsze rozwiazanie.