jeszcze o DMA

odnosze wra¿enie,¿e nie wiesz Panie Kolego o co chodzi... przeca to klasyk DRQ/DACK/TC...

W dniu 2014-01-21 15:05, inny punkt siedzenia... pisze:

I tak sobie przez godzinkę pogadali przed kominkiem..... To tak jakbyś napisał "Pan Tadeusz". I zgaduj : A) Chodzi o książkę. B) Chodzi o wódę. C) Chodzi o Pana Tadka, mojego serdecznego przyjaciela.

No ale "Pan Tadeusz" to klasyk.

Dodatkowo mówiąc "Kocham Pana Tadeusza" można być miłośnikiem literatury, alkoholikiem albo pedałem.

I tak to właśnie jest z Twoimi wypowiedziami.

Adam

nie zgadzam siê, ale jak nie chcesz mi powiedzieæ to trudno... np. taki scalak ma to wszystko 8257

Kobietą już nie?

W dniu 2014-01-21 15:27, inny punkt siedzenia... pisze:

Właśnie o to chodzi żebyś te cztery cyferki wpisał, bo to jest masa informacji.

TC - Terminal Count. Wyjście informujące CPU że została przesłana żądana ilość danych.

Więcej informacji.

Tytuł: Microprocessor 8085, 8086 Autorzy: Abhishek Yadav

Pzdr

Adam

W dniu 21.01.2014 15:27, inny punkt siedzenia... pisze:

^^^^

No nareszcie wykrztusiłeś to z siebie. Teraz jeszcze napisz ilu bitowy jest ten licznik, który zamierzasz podłączyć pod DRQ ?

Nie dyskryminuje. To taki przykład jak ten z robieniem "laski". Możliwości jest więcej.

Adam

W dniu 21.01.2014 15:58, inny punkt siedzenia... pisze:

Wszystko wskazuje na to, że będzie to 256. DRQ jest ustawiane gdy DMA żąda bajtu. Jeśli w 8257 ustawiasz transfer

dziêki, a jeszcze takie zagadnienie, czy DRQ i DACK musz± byæ jako¶ powi±zane kolejno¶ci± z cyklami RD i WR (zapis i odczyt z urz±dzenia sterowanego kontrolerem DMA)?

W dniu 2014-01-21 16:08, Grzegorz Kurczyk pisze:

A nie jest czasem tak że to wyzwala jeden DMA cykl a nie jeden bajt? Nie znalazłem tego fragmentu , ale wydaje mi się że zależnie od ustawienia rejestrów można i całe 256 bajtów jednym cyklem przesłać. Taki burst. Więc licznik może zliczyć 1.

Adam

W dniu 2014-01-21 16:17, Adam Górski pisze:

Jeżeli jest przesyłanych więcej bajtów niż jeden, DREQ jest cały czas aktywne, natomiast DACK sygnalizuje przesłanie pojedynczego bajtu.

Adam

W dniu 2014-01-21 16:09, inny punkt siedzenia... pisze:

Jak się cykl DMA rozpoczyna to 8257 jest masterem a nie procesor. To 8257 macha MEMR MEMW oraz IOR IOW

Adam

nie nie, to ma byæ jeden impuls DREQ na jeden bajt, tylko nie wiem jeszcze czy DACK ma byæ jako¶ powi±zany z RD i WR? czyli czy WR i RD ma kasowaæ DACK, czy nie musi...

W dniu 2014-01-21 16:46, inny punkt siedzenia... pisze:

Odbywa się to tak.

Coś aktywuje DREQ i z tego co pamiętam trzyma ją do czasu potwierdzenia na DACK.

W czasie pomiędzy wystawieniem DREQ i potwierdzeniem DACK odbywa się transfer DMA. W tym wypadku 1 bajtu.

Transfer DMA obejmuje:

1. Przydzielenie szyny systemowej do 8257.
2. Odczytanie za pomocą lini MEMR lub IOR. 8257 kontroluje te linie w tym czasie - macha nimi.
3. Zapisanie za pomocą lini MEMW lub IOW. 8257 kontroluje te linie w tym czasie - macha nimi.
4. Zwolnienie szyny systemowej

W czasie cyklu DMA, CPU nie dotyka szyny systemowej.

Adam

To jest fascynuj±ce gdy kto¶ jest g³upi i siê nawet tego nie wstydzi.

Pan Pszemol napisał:

Rozum jest najbardziej sprawiedliwie rozdzieloną rzeczą na świecie -- nikt nie uważa, że ma go za mało, nikt nie narzeka, że dostał go zbyt wiele. Więc nie ma w tym niczego fascynującego, normalna sytuacja.

Ciekawe jest to, że posiadanie rozumu jest całkowicie odwrotnie postrzegane niż posiadanie pieniędzy. Bo ci co mają za mało narzekają, ci co mają za dużo boją się, że stracą. No i oczywiście ten co ma dużo za Chiny ludowe nie podzieli się z tym co ma mało, a jeśli chodzi o rozum to mądrzejsi często by chcieli, żeby głupi nie byli tacy głupi.

Pan Jakub Rakus napisał:

Za Chiny Ludowe, to nie miał wyjścia, musiał się dzielić. Zwłaszcza z takim, co mał mao. Dopiero ostatnio coś się pod tym względem zmieniło.

Jarek