Jakie uP sa odporne na zaklocenia elektromagnetyczne?

Użytkownik K napisał:

Najbardziej odporne są uP (uC) w dobrze zaprojektowanych układach :)

Użytkownik K napisał:

Znikomy.

Ma sens. Moze nie tyle zalezy to od producenta ukladow (bo juz podobno Atmele sa mniej podatne na EM) ale zalezy to niestety od technologii. Tego nie przeskoczysz - wszyscy robia uklady coraz ciensze i wiadomo, co to za soba niesie. Co prawda Xilinx robi wersje do kosmosu caly czas w starych, odpornych technologiach - ale to strasznie drogie, bo stare fabryki pozamykali, a przestawianie nowych fabryk na serie starych ukladow jest kosztowne.

Z drugiej strony - kiedys zdarzaly sie naprawde durne bledy w ukladach. Najlepszy przyklad - Philips wycofal ponad 10 lat temu kilkadziesiat tys. programatorow do pralek. Czemu? Bo zrobili 8051 z dodatnim resetem i sie to pierdzielilo non-stop. Przynajmniej kupilismy wtedy 2k tych scalakow po cenie zlomu ;-) Aha - w tamtych czasach malo kto slyszal o ukladach do resetu... wiec nie kazdy wiedzial jak je dobrze robic, bo wtedy normalny reset to byl RC, a RC+dioda to byla rozrzutnosc ;-)

Użytkownik Piotr Wyderski napisał:

Nawet jeśli procesor ma wbudowane wszelkie szykany jak brown-out, LV protection i wdoga pracującego w kilku trybach, jeśli aplikacja jest klasy przemysłowej, wtedy ZEWNĘTRZNY ZUPEŁNIE NIEZALEŻNY układ restartu jest jak najbardziej wskazany. Dlatego że wszystko co jest na wspólnej strukturze jest w pewnym sensie skorelowane i może zawieść w szczególnym przypadku.

Byc moze to wcale nie jest takie proste - np analogowka wymaga innych dyfuzji i dochodziloby dwa razy wiecej procesow. Ten sam problem moze dotyczyc tez pamieci eeprom/flash

No i czesto wypada zsynchronizowac reset paru kostek, wiec i tak trzeba zewnetrzny ..

J.

Jassne. Tyle ze AVRy na swoim pinie resetu nie moga nic same wygenerowac (wykorzystujac pin jako wyjscie). Inna sprawa to ciekawy uklad resetu w ARMach AT91SAM7Sxx - mozna _programowo_ skonfigurowac olewanie resetu na tym pinie (wlasnie po resecie jest wylaczony) lub generowac przerwanie zamiast resetu. Albo wystawic tam reset dla innych peryferiow samemu sie nie resetujac. :) Brown-out tez jest wlaczany fusebitami jako dajacy reset lub tylko stwierdzajacy spadek zasilania (mozna sprawdzic programowo).

OK, tyle że na stałe. A wtedy ISP diabli wzięli. W ARMach AT91SAM7Sxx rola pinu resetu jest konfigurowana programowo i, co ciekawe, po resecie domyślnie reakcja na reset jest wyłączona. :)

A poza tym jak robisz monitor zasilania, to czesto wiesz z duzym wyprzedzeniem ze bedzie zaraz reset, albo ze jeszcze nie czas odpuscic reset. W ogole duzo ludzi nawet w powaznych ukladach zapomina czesto o dwoch podstawowych rzeczach: uklad resetu i uklad zasilania. Potem niby wszystko dziala, ale czasami sie zawiesza/psuje.

Po tym usmieszku na koncu wnioskuje, ze pare 'ciekawych' slow padlo podczas odkrywania tego fiuczera ;-)

Nie; chciałem tylko zaakcentować przydatność takiego rozwiązania. Tylko od programisty zależy, czy procesor będzie odporny na nerwowe naciskanie resetu na płytce. Podobnie jak przydaje się włączyć reset przy starcie proca, tak _trzeba_ wyłączyć domyślnie działającego po resecie watchdoga. Masz na to określony czas. No ale każdy przykład startupu od Atmela pokazuje, jak to zrobić - więc trudno zapomnieć.