Hallo,
habe hier eine Adapterschaltung, die einige Leitungen der Parallelen PC-Schnittstelle auf SPI umwandelt. Dabei werden die Datenleitung und / CS =FCber ein D-FF gepuffert. Das ist mir soweit klar. Au=DFerdem fungiert das D-FF gleichzeitig als Pegelwandler (TTL->CMOS 3,3V).
Der serielle Takt f=FCr die SPI-Schnittstelle (SPI_CLK) sowie der Takt f=FCr das D-FF wird aus 2 Leitungen der Parallelen Schnittstelle gewonnen, die jeweils auf einen invertierenden Schmitt-Trigger gelegt sind. Weshalb wird bei den Taktleitungen anders verfahren, als bei den Datenleitungen (D-FF)?
Hat das was mit der Schwierigkeit einer konstanten Taktgenerierung unter einem Multitasking-BS zu tun, oder doch eher damit, da=DF die Taktr=FCckgewinnung mittels Schmitt-Trigger nicht so st=F6ranf=E4llig ist? Weshalb ist der Schmitt-Trigger zus=E4tzlich invertierend?
Gru=DF,
Stefan