Hallo,
ich habe folgendes Problem bzw folgende Frage:
In meiner Logikschaltung (s. Bild) wird mit dem Taster s der Monoflop gestartet (0->1), nach 3s fällt dieses wieder ab. Ist nach >3s der Taster s: immer noch "1" soll der UND-Baustein durchschalten. Mein Problem nun: Der eingesetzte Monoflop 4098 hat eine Verzögerungszeit von ca. 250ns. Also schaltet der UND-Baustein (4081, tplh=50ns) sofort durch, da der invertierte Ausgang noch "1" ist und erst nach 250ns auf "0" wechselt. Um dies zu verhindern möchte ich nun das Signal vom Taster auf den UND um ca. 500ns verzögern.
Also meine Frage: Wie kann man dies realisieren? Könnte man hierzu eine RC-Kombination einsetzten? Oder komme ich um den Einsatz von Verzögerungsgattern nicht drum herum? Mehrere Inverter oder sonstige Gatter in Reihe zur Signalzeitverzögerung möchte ich eigentlich nicht anwenden....
Vielen Dank im voraus Joachim Schaaf
s: [/]???????? ? ? t=3s?O??? ? ???? ? ? ? ?? ? ? ??? ? & ????? ????????????????? ??