Hi!
und
Naja, Rauschen halt.
Nundenn, erstmal vielen Dank für all die Ideen, ich werd das alles erstmal sacken lassen, mal schauen was draus wird :-)
Gruß, Michael.
Hi!
und
Naja, Rauschen halt.
Nundenn, erstmal vielen Dank für all die Ideen, ich werd das alles erstmal sacken lassen, mal schauen was draus wird :-)
Gruß, Michael.
Die sind ok, Minicircuits hält schon das, was sie versprechen.
*Das* ist nicht der Knackpunkt.Zu Prä-PLL Zeiten hatte man auch keine bösen digitalen Störquellen auf dem Board.
Die meisten Leute überschätzen bei einer PLL die Schleifen- Bandbreiten- und Filterthematik und unterschätzen externe Störeinflüsse, insbesondere auf die VCO Regelspannung und die VCO Versorgung.
Wenn die Störungen nämlich schnell genug sind, dann ist die Regelschleife wirkungslos (drum Schleifenbandbreite) und im konkreten Fall sieht das halt so aus:
50 MHz Ziehbereich mit 4,8MHz/V beim Minicircuits heißt halt 4,8kHz/mV. Wenn man nun ein 1kHz Raster fordert, machen 100Hz Stabilität sicher Sinn ;-)Und die 100Hz sind dann halt ca. 21uV, was in ungeschirmter Umgebung gar auf einer nicht-Multilayer-Platine mit Digitalkram alles andere als trivial ist. Und wenn dann die Schleifenbandbreite ebenso wie die Phasendetektor-Frequenz im kHz-Bereich liegt, hat es ein fieses digitales Störsignal sehr leicht, den VCO mal eben mit einer ordentlichen FM zu belegen. Und die Bandbreite des VCO's ist sicher hoch genug, dass das Störsignal durchkommt und ordentlich Jitter erzeugt.
Außerdem steht da was von 0,2MHz/V Pushing, sprich
200Hz pro mV Versorgungsspannungsschwankung!Vom Wort "präzise" im Subjekt wird dann be einem "naiven" Design nicht mehr viel überbleiben ...
Dieses Störspektrum wegzubekommen ist ohne geeignete Spektralmesstechnik wenig lustig, der Teufel steckt da im Detail und die einzige sinnvolle Simulation geht in dem Fall nach dem Verfahren von Prof. Probie'r ...
Eigene Spannungsregler/filter usw. sind dann eh' Pflicht, dto. Buffer am Ausgang usw. Sprich: Viel Aufwand.
Ceterum Censeo: So wissenschaftlich interessant eine PLL an der Ecke auch sein mag, wenn es unproblematisch laufen soll, gehört *in diese Anwendung* ein DDS. Eine PLL geht sicher auch, sieht bei der Spezifikation auf den ersten Blick nach einem Haufen Arbeit aus, bis sie wirklich *gut* läuft.
Gruß Oliver
Und was spricht gegen einen VCO mit höherer Regelspannnung / Frequenz? Dann wirken sich Spannungsschwankungen nicht mehr so stark aus und das Phasenrauschen/Frequenzmodulation wird nicht so stark sein.
Tschüss Martin L.
Hi!
Daß ich dann kaum 50MHz Bereich hinbekomme? Beim genannten hätt ich ja schon 10V full scale, ne ganze Größenordnung lässt sich da schlecht draufsetzen.
Gruß, Michael.
Hallo Michael,
Nicht viel, da ich PLL und dergleichen fast immer diskret erledige. Das kostet weniger in der Produktion. Texas hat einiges, zum Beispiel die TRF Serie. Fast alle anderen Semi Firmen auch, denn da ist das grosse Geschaeft. Am billigsten sind meist die Chips fuer ISM.
Dieses Thema wird ab und zu in 'sci.electronics.design' diskutiert, es lohnt ein Stoebern.
Naja, da sind noch Jitter, Phase Noise und anderes. Aber wenn's nicht so kritisch ist, soll das nicht gross jucken.
Nicht fuer sich, aber in einer PLL. So arbeitet letztendlich ja auch der Tuner in Deinem Fernseher.
DDS wuerde ich auch nicht abschlagen. Die Chips sind gut erhaeltlich von Analog Devices und ab circa fuenf Dollar ist man dabei. Ein schneller Schmitt Trigger dahinter wenn ueberhaupt noetig und fertig ist es. Allerdings muss man dem Chip die gewuenschte Frequenz zufluestern und dann kommt es auf die Wahl des passenden Interface an. SPI ist recht populaer dafuer, aber es gibt andere.
Wir nennen das oft "Frequenzgenerator in der Dose" und es kratzt manchmal am Stolz, so wie eine fertig gekaufte Pizza anstatt der selbstgemachten. Ich muss zu meiner Schande gestehen, dass ich DDS schon mal benutzt habe.
Gruesse, Joerg
Hallo Michael,
Auch eine Ausgruendung von Motorola. Die machen interessante HF Chips und anderes. So ganz grob sind aus Motorola drei Teile geworden: Motorola unter altem Namen fertigt Cell Phones und andere Endgeraete, OnSemi fuer gaengige Bauelemente, Freescale fuer den higher end Chip Bereich. Das ist etwas vereinfacht dargestellt, wichtig ist nur, dass man alle drei Namen kennt.
Geht, aber wie Oliver sagte, man muss die unerwuenschten Seitenbaender und Traeger wegfiltern. Nicht so wild, aber es verlangt ein wenig LC Filter Entwicklung. Alte HF Spezis koennen so etwas noch locker nach 5-6 Bier, aber wer damit nicht vertraut ist, sollte vorsichtig sein. Mein Schwiegervater sagte immer "Ich warne die Neugierigen".
Gruesse, Joerg
Hallo Oliver,
Genauso ist es. Nun muessten das nur noch einige europaeische Halbleiterhersteller kapieren, die nicht mal Budgetary Pricing auf den ohnehin nicht sonderlich praktikablen Web Sites haben. Manchmal habe ich den Eindruck, die leben noch im vorletzten Jahrzehnt. Wenn ich dann aber meine deshalb gegen Null sinkende Design-In Quote fuer diese Firmen ansehe, stimmt mich das als Euopaer traurig. Fast alles geht in Richtung TI, National, ONSemi und Fernost. Wer beim Design-In reinkommt, macht Reibach. Der Rest guckt in die Roehre, wenn sie nicht 100% 2nd Source anbieten koennen und das soviel billiger, dass der Freibgabeprozess lohnt.
Gruesse, Joerg
Hi!
1E-5 über eine ms? Ich müsste halt wegen der Schrittweite ganz unten bei 1kHz anfangen und das verhunderttausendfachen.Das Flüstern sollte nicht das Problem sein, digitale Steuerung brauch ich eh und ob ich nun nem Teiler inner PLL oder nem DDS was flüster soll mir egal sein.
Och ich glaub, damit hab ich kein Problem. Das Gesamtsystem ist groß genug, wenn ich wollte könnt ich mich Jahre dran austoben hier und da zu verfeinern :-)
Gruß, Michael.
Hi!
Also oberhalb der 1GHz? Bis dahin gibts ja noch die ECLinPS bei ON. Oder mehr analog HF?
Und bei allen dreien sucht :-)
Aber ohne adaptive Filter kann man da ja schlecht _rauf_mischen. Und _runter_ macht in dem Fall kaum Sinn, dafür müsste man ja eine noch höhere Frequenz bei gleicher Absolutgenauigkeit erzeugen.
Gruß, Michael.
Hallo Michael,
Meinst Du die Einregelzeit? Wenn es sehr eilt, muss man mit Mehrfachschleifen grob, fein, ganz fein oder so aehnlich arbeiten. So aehnlich wie man beim Polieren eines Holztisches stufenweise feineres Sandpapier nimmt.
Gruesse, Joerg
Hi!
Nein, ich meine: Für 1kHz Schrittweite muss ich mit 1kHz in meine PLL reingehen. Das heißt, der bei der 100000fachen Frequenz arbeitende VCO bekommt nur alle (halbe) ms mal eine Rückkopplung vom Phasen- komparator.
Nun soll der VCO in der Zeit zwischen den Rückkopplungen um weniger als einen Schritt (also 1 kHz) weglaufen.
1kHz/100MHz = 1E-5. Mehr soll er in einer (halben) ms nicht weglaufen, eben 1E-5 über 1 ms.Ich bezweifelte, daß das mit der PLL eines Fernsehers vergleichbar ist, da dieser doch sicher mit höherer Grundfrequenz arbeitet und der VCO dadurch viel öfter eine Rückkopplung bekommt.
Gruß, Michael.
Beim TSA5511 war bei 4MHz Quarz die Referenzfrequenz AFAIK bei ~8kHz. Also nicht so viel mehr für die HV-versaute TV-Umgebung, allerdings läuft der VCO da ja mit
30V.
Wie wäre es dann mit 2mal ADF4306-6? Das sind komplette PLL+VCOs, der -6 geht von
1050-1250MHz. Da braucht es dann "nur" noch einen Mischer. Das CSP-Gehäuse ist aber etwas fummelig...Ok, langsam wird's etwas oversized, obwohl... mit so einem YIG-Oszillator könnte man das sicher irgendwie auch lösen ;-)
Dass Michael dann eine Hochspannungsquelle auf dem Board aufbauen darf ...
An die "bei Omas Fernseher ging das auch Fraktion": Bei Omas Fernseher waren im UHF Tuner im allgemeinen
*Schalter* eingebaut, und selbst da wurde nicht über eine Oktave abgestimmt ...Gruß Oliver
von
Bleibt nur das Thema des 1kHz Rasters, aber kein Problem: Für das nutzen wir dann ein vom DDS geliefertes Referenzsignal ;-) Der wiederum erhält seine Referenz aus einem handlichen preisgünstigen Rubidium Normal ...
Aber dann bitteschön mit digitaler Grobregelung, PLL gemischt gegen einen mittels Step Recovery Sampler erzeugten Kamm und YIG mit FM Coil ;-) Den PLL Loop Filter könnte man eigentlich zudem in einem schnellen FPGA digital realisieren ;-) Und aus Energieersparnisgründen wird die YIG Heizung ebenfalls digital geregelt ...
Und weil bei der ganzen Technik auch mal etwas kaputt gehen könnte, bauen wir noch sicherheitshalber einen zweiten Pfad aus Redundanzgründen ein. Allerdings komplett von einem zweiten Team entwickelt, wenn das eine Team auf AD DSP's setzt, muss das andere TI oder Mot hernehmen. Man weiß schließlich nie ...
Und da das ganze System nicht ganz billig ist, sollte man auch rein sicherheitshalber noch eine Diebstahl-Alarmanlage integrieren, selbstverständlich nach VdS Richtlinien und zudem ebenfalls doppelt ausgelegt ;-) Die Stromversorgung der so gebauten 50 bis 100MHz Quelle sollte man selbstverständlich mittels Online USV und zusätzlich noch über einen Diesel absichern. Hat jemand noch Pläne für einen Bunker, natürlich ABC sicher ?
Ich sag' doch die ganze Zeit: Warum einfach, wenn's auch kompliziert geht ;-)
Ceterum Censeo ... :-)
Ciao Oliver
Es ist nur eine *andere* Synthesetechnik, eine PLL kann einfacher, aber auch anspruchsvoller sein, je nach Spezifikation. Ich habe beides auch schon realisiert, sowohl diskret wie auch in FPGA's wie auch z.B. DDS in einem echten IC. Und nein, sin(x) war keine Tabelle im ROM.
Von daher hat das überhaupt nichts mit Stolz zu tun, sondern mit dem *richtigen Werkzeug* für die richtige Anwendung. Wenn ich eine Schraube festziehen will, nehme ich dazu auch keinen Hammer ;-/
Und diese Anwendung hier ist ganz klar ein Fall für DDS. Wer es vor dem Test nicht glaubt, wird es nach dem Test glauben ;-/
Der hohe Takt für einen DDS ist ggf. auch nicht trivial zu erzeugen, z.B. wenn man bei 400MHz Träger am Ende auf 1Hz genau rauskommen soll, mit knallharten Specs bzgl. des trägernahen Phasenrauschens, been there, done that.
Ich hab' das in dem konkreten Fall dann mit einer PLL und einem sehr speziellen Oszillatortyp gemacht, beide Lösungen haben sich sinnvoll *ergänzt*, der DDS-Clock aus der PLL war so superstabil und das Ausgangssignal kann trotzdem per Software extrem schnell seine Frequenz wechseln.
Gruß Oliver
von
Ich empfehle einen Blick in die letzte Ausgabe des Funkamateurs. Dort beschreibt Bernd Kaa DG4RBF einen DDS-Signalgenerator für 0,5-500MHz. Verwendeter Chip: AD9858. Diese Lösung wird zwar für die "erlauchten Herrschaften" des HF Spektrums zu trivial sein, aber die Bastelanleituntgen von DG4RBF haben den, nicht unwesetlichen Vorzug, ordentlich zu funktionieren. ;-)
könnte
Das Seitenbandrauschen bitteschön unter -170dBc/Hz
Das Alles muß aber in eine Streichholzschachtel passen!
Das Ganze wird dann sicherheitshalber auf dem Mond deponiert.
Es gäbe noch Vorschläge zur Zertifizierung nach 9003 von Weißwurscht. Auch wollen wir doch Erdinger Weiße nicht außnen vorlassen.
Ob mir das dann noch schmeckt? Ich bezweifele es. Bei manchen Dingen will ich es auch garnicht so genau wissen ;-))
Hi!
von
Diesbezüglich muss ich Dich leider enttäuschen, bei uns kommen absolut amtliche 10MHz aus der Wand. :-)
Gruß, Michael.
Hallo Michael,
Dann ist der DDS Clock ja kein Problem mehr. Einfach per PLL ein paar hundert MHz erzeugen und auf den amtlichen Takt einrasten. Jedenfalls solange man vor Anschluss an diesen Takt nicht einen Antrag in dreifacher Ausfertigung einreichen oder eine Taktsondernutzungsabgabe leisten muss.
Gruesse, Joerg
Hallo Oliver,
Bei groesserer Anlage empfiehlt sich noch ein Vorsprechen beim Kraftwerk Sottrup-Hoecklage, ehe die Lichter irgendwo ausgehen.
Gruesse, Joerg
Have something to add? Share your thoughts — no account required.
Ask the community — no account required