Hallo,
ich habe soeben eine einfache Schaltung unter LtSpice zusammen geklickt und bin nun von dem Ergebnis total überrascht - es kann irgendwie nicht korrekt sein. Es handelt sich um die Realisierung eines NOR. Statt CMOS- Technologie der Einfachheit halber jedoch eine Widerstandslast im PMOS- Teil.
Ihr seht die Schaltung und die Ergebnisse unter [1].
Eigentlich ganz einfach: Linker MOSFET sollte in Sättigung sein, der rechte sperren. Trotzdem sieht man im Bild rechts das Ergebnis: Der Ausgang erreicht 1V statt auf 0V abzusinken. Warum? Sind hier irgendwelche Modellparameter falsch?
Grüße!
[1]
formatting link