DSP Empfehlung

Doch, so ein Teil oder einen schnellen TI wirst Du brauchen, täusch dich nicht. Filter und Cordic wollen gerechnet sein.

Du könntest höchstens eine Vorverarbeitung auf einem FPGA mit Multiplizierern (z.B. Xilinx) vornehmen.

TMS320F2812 ...

Es gibt Analog Devices, es gibt TI, beide haben ihre Vor- und Nachteile. Dann kommt ein ganz großes schwarzes Loch und dann der Rest.

Die billige Studi Lösung heißt Blackfin unter uCLinux, da gibt es auch einen preiswerten Kit dazu, der ganz gut spielt. Alles andere _ist_ teuer.

Gruß Oliver

--
Oliver Bartels + Erding, Germany + obartels@bartels.de
http://www.bartels.de + Phone: +49-8122-9729-0 Fax: -10

[...]

Der Blackfin ist auch teuer. Das Starterkit ist zwar preiswert, aber wenn man den Prozessor in einem eigenen Design verwenden wollte braucht man 4 Lagen Multilayer, SDRAM, Flash und die ganze Peripherie.

Nur verstehe ich nich warum die Leute bei TI für die Software so viel Geld haben, obwohl sie doch mit der Hardware ihr Geld verdienen.

Natürlich kann man jetzt argumentieren das die Softwareentwickler auch bezahlt werden wollen. Aber bei den Preisen überlegt man sich doch 3 mal ob man ein Produkt von der Firma verwendet.

Und ich glaube nicht, dass TI die Softwareentwicklungskosten durch die paar Lizensverkäufe wieder rein holt. (Evt. doch .. weil man ja gerade dazu gezwungen wird ....)

Tschüss Martin L.

Den 4 Lagen Multilayer braucht man für den TI auch. Mach Dir da mal keine Ilusionen, das funktioniert ohne Planes nicht wirklich stabil. Was meinst glaubst Du, warum die IC's soviele Stromversorgungsanschlüsse haben ...

Die DSP's nehmen ihren Strom gerne von Power Planes.

Und so teuer ist ein 4 Lagen Multilayer denn nun auch nicht, billiger als ein gescheiterter Versuch mit zwei Lagen ist er allemal.

Im kommerziellen Bereich gelten die 500$ als absolut preiswert. Schau mal, was AD für die eigenen Tools nimmt oder was andere Messgeräte kosten.

Und wenn Du IC's selber ätzen willst, legst Du auch erstmal

10 Mio Taken für solcherlei: und andere "Werkzeuge" auf den Tisch des Hauses, vom Reinraum mal ganz abgesehen.

Es läßt sich halt nicht jedes Produkt ohne Einstiegskosten entwickeln und fertigen, auch wenn so mancher "Lassen Sie sich etwas einfallen" Manager das absolut nicht einsehen will.

Du wirst nicht dazu gezwungen, die TI Software zu nutzen, der Instruktionssatz ist vollständig dokumentiert. Du kannst Dir auch selber einen Compiler schreiben (*).

Nur ob das am Ende bei gleicher Qualität billiger wird, wage ich sehr zu bezweifeln ...

Gruß Oliver

P.s.: (*) Für den 8051 hatte ich mir mal aus Gaudi einen Assembler geschrieben, hat gut funktioniert, hat aber auch drei Tage gebraucht, bis er fertig war.

--
Oliver Bartels + Erding, Germany + obartels@bartels.de
http://www.bartels.de + Phone: +49-8122-9729-0 Fax: -10

Hallo Martin,

Kannst Du die Chose nicht einfach analog erledigen oder zumindest vorverarbeiten (I/Q usw.)? Danach etwas leichteres aussuchen, was weniger MIPS abfackelt.

Gruesse, Joerg

Werde ich wohl. Nur wie viel MIPS brauche ich wenn alles fertig ist, ich also das Mischen und die Filterei einem DDC überlasse? Ich will ja immerhin noch mein Stereosignal rausbekommen und die Daten auch aus dem Prozessor zum DA-Wanlder.

Welcher Prozessor wäre denn dann dort geeignet? Wie aufwändig ist es denn das Stereosignal zu extrahieren? Reicht es, das Signal schmal zu filtern und L-R damit zu mischen oder muss man da noch eine DPLL machen?

Tschüss Martin L.

Für den BlackFin gibt es wenigstens die üblichen Gnu-Tools wie GCC usw. (Sogar Linux haben die schon auf den BlackFin portiert :-)

Gibts denn da garnichts bei den TI-DSPs?

Mfg Thomas Pototschnig

Eher nicht, die TI Compiler sind selber sehr gut, der Preis ist akzeptabel und die Architektur ist eher embedded denn Linux. ( Siehe MMU usw. )

Bei der 62/64/67 Serie ist die Compiler-Konstruktion zudem nicht ganz einfach (VLIW) und macht _richtig_ Mühe.

Again: Dokumentiert ist alles.

Es steht Dir ergo frei, einen freien Compiler dafür zu bauen ...

Gruß Oliver

--
Oliver Bartels + Erding, Germany + obartels@bartels.de
http://www.bartels.de + Phone: +49-8122-9729-0 Fax: -10

Uhm - vielleicht in 2 Semestern, wenn ich meine CompilerBau-Vorlesung gehört habe *gg*

OT: Das mit dem QFP hat jetzt doch noch geklappt. Danke für den Tipp.

Mfg Thomas Pototschnig

Hallo Oliver,

wuerdest Du bei den 320C24xx auch schon zu Multilayer raten oder kommt man da noch mit 2 Lagen aus (mit reichlich Kondensatoren etc..)?

Gruesse Hartmut

Schau Dir mal an, wieviele VCC und VSS Pins der hat ...

Es sind zwar VCC und VSS immer beieinander (s0603 C), aber das ganze riecht bei etwas komplexerer Beschaltung nach viel Ärger, wenn kein Multilayer. Die Teile sind einfach sehr schnell, intern

40 MHz und sausteile Flanken.

Hinzu kommt: Wie willst Du vernünftig die anderen Leiterbahnen wegbringen, wenn überall VCC/VSS rumliegt.

Selbst die blligsten PC-Einsteckkarten aus Fernost sind doch heute praktisch immer Multilayer, PCB Pool und Konsorten haben inzwischen günstige Prototypenangebote, es gibt keinen Grund, warum man sich einen solchen 2-Lagen Krampf antun sollte. Wir sind doch hier nicht in einem Entwicklungsland mit Steinzeit-Technik, oder doch ?!

Kommerziell ist es eh' viel zu teuer, weil die 2-Lagen Karte garantiert hochkannt durch den EMV Test fliegt und dann doch ein Multilayer wird ...

Gruß Oliver

--
Oliver Bartels + Erding, Germany + obartels@bartels.de
http://www.bartels.de + Phone: +49-8122-9729-0 Fax: -10

Hallo Oliver,

naja, bei den kleinen im Schnitt ein Paar pro Seite, bei den mittleren 2 und bei denen mit externem Businterface 3, koennte schlimmer sein.

Ja, das externe Businterface moechte ich ohne Multilayer auch nicht nutzen muessen, bei meinem angedachten Projekt sieht das aber eher so aus:

4 Eingaenge -> Rechenleistung -> 1 Ausgang

Da habe ich reichlich Platz fuer Masseflaechen und Kondensatoren. Aber mal sehen, wahrscheinlich goennte ich mir dann doch eine Multilayer-LP.

Gruesse Hartmut

Ansonsten volle Zustimmung, aber hierzu nicht -- die letzten Karten, die=20 ich verbaut hatte (USB 2, Firewire, Billig-Netzwerk) bestanden allesamt=20 aus einem IC, dessen Pins so angeordnet waren, da=DF sie=20 =FCberschneidungsfrei "nach unten weg" zur PCI-Kontaktleiste [1] gingen,=20 so da=DF man "von oben" breite VCC/GND-Fl=E4chen zum IC ziehen konnte. Dami= t=20 reichte eine zweilagige Platine.=20

Michael=20

[1] Wie hei=DFt ein card edge connector auf deutsch?

|> Bei der 62/64/67 Serie ist die Compiler-Konstruktion zudem |> nicht ganz einfach (VLIW) und macht _richtig_ Mühe. |> |> Again: Dokumentiert ist alles.

Schon mal die Doku der Pipelineabhängigkeiten bei Latenzen etc. angeschaut? Wenn man bei den Randbedingungen der 8 Units da mehr als einen Kernel in Assembler programmiert, muss man nachher wohl in die Irrenanstalt.

|> Es steht Dir ergo frei, einen freien Compiler dafür zu bauen ...

Wenn schon Intel mit seinem Itaniumcompiler massive Probleme hat, die VLIW-Slots auszunutzen, wird das sicher spassig :-)

Beim TI gehts ja nur deswegen gut, weil die üblichen DSP-Libs handoptimiert sind... Bei normalem C-Code schaut der TI-Compiler auch nicht so toll aus.

--
         Georg Acher, acher@in.tum.de
         http://wwwbode.in.tum.de/~acher
         "Oh no, not again !" The bowl of petunias

W-Slots

F=FCr richtigen Spa=DF empfehle ich die Teilnahme an einer Intel- Werbeveranstaltung^WSchulung zum Thema "Optimieren f=FCr Itanium". Vor=20 allem den Moment, in dem sich der Compiler an -O3 verschluckt, mit genau=20 dem Code, der im Schulungsmaterial angegeben wurde...

Michael

hmm - ich bin eigentlich recht zufrieden damit was aus meinem C code wird! (auf dem C6416, CCS2.1) Ich mache einfache Bildverarbeitung und komme im Mittel auf 6 Befehle pro Cycle. Nur SIMD wird nicht so ohne weiteres voll ausgenutzt - da muss man gegebenenfalls mit ein paar Intrinsics nachhelfen ...

(einfach nur C bringt wenig - selbstverständlich muss man restrict, #pragma MUST_ITERATE und das alignement noch reinschreiben)

bye, Michael

Du hast gerade einen der wesentlichen Gründe genannt, warum wir für den Bedarf "sauschneller DSP-Controller" jetzt auf Blackfin geschwenkt sind. Ein anderer heißt Basis-MMU.

Der TI 6416 ist ganz nett für bestimmte sehr spezielle TK-Aufgaben, ansonsten hat sich gezeigt, dass die VLIW Auslastung mit typischem Code bei weitem nicht so hoch ist wie gedacht.

Das haben wohl auch Intel - inzwischen, man Itanium - und AMD gemerkt. Wobei Intel IMHO mehr auf Fertigungstechnologie und Core-Geschwindigkeit setzt, das P4 Design ist inzwischen auch schon gut fünf Jahre alt.

( Andererseits gab es viele Designelemente wie z.B. Reservation Stations selbst schon bei der 360/370 Architektur ... )

Den Itanium kann man meiner Meinung nach kochen, braten oder vergessen, das Ding ist am Markt vorbei und somit platt.

Es gäbe noch eine andere Möglichkeit, deutlich an den Prozessoren etwas zu optimieren, aber dazu schreibe ich momentan hier eher wenig, es ging gerade so ein Formblatt "Anmeldung" an eine in München ansässige Bundesbehörde ... Mal schaun, was draus wird.

Gruß Oliver

--
Oliver Bartels + Erding, Germany + obartels@bartels.de
http://www.bartels.de + Phone: +49-8122-9729-0 Fax: -10

Hallo Martin,

Martin Laabs schrieb: [...]

Nicht nur TI tut das! Es gibt eine nahmhafte deutsche Firma, die f=FCr ihre Entwicklungssoftware f=FCr die Programmierung ihrer Steuerungen einen kleinen Obulus im vierstelligen Bereich verlangt. Das Problem ist, dass im gewerblichen Umfeld in anderen Gr=F6=DFenordnungen gerechnet wird. Was ein Unternehmen "mal eben so" bestellt, rei=DFt ein gro=DFes Loch in den privaten Geldbeutel. Dass das nat=FCrlich noch kein hinreichendes Argument f=FCr die teilweise exorbitanten Preise ist, sehe ich allerdings auch.

Du schon! Ein Unternehmen eher nicht.

ciao Marcus