hallo , ich habe folgendes Problem bei der Realisierung einer ispGAL Schaltung. Programmierung in Abel-HDL.
Ich möchte 3 FlipFLops gleichzeitig löschen, und zwar asynchron! Das Signal, was am .ar Eingang anliegt ist aber zeitlich länger als ein clocksignal! Daher bleiben die Register zu lange auf 0, obwohl ich sie schon im nächsten Takt wieder benötige! Hat jemand ne Lösung?!
Danke !
Flo