Witam.
Mam duza prosbe - czy ktos z Was wie, skad mozna wziasc w miare duze archiwum modeli hdl w jezyku ABEL? Chodzi o modele dla standardowych ukladow z serii 74xx itp.
Google powywracalem na wszystkie strony, ale nic ciekawego nie znalazlem. Moze nie wiem jak szukac?
Kurcze, wydaje mi sie, ze to MUSI gdzies byc, w koncu kiedys byl to calkiem popularny jezyk, a przeciez GALe bardzo czesto byly programowane jako standardowe bramki wlasnie...
Pls o wszelkie rady.
pzdr, -v4v
Eeee - ale bramke w Ablu to sie "modeluje" jako lidna linie lub czesc. Skladni juz nie pamietam, ale to bedzie cos typu:
W=~(A*B) czy W=!(A&B) | C
Te "standardowe bramki" to raczej domena programow "schematic capture" dla lamerskich inzynierow - co to narysowali schemat na bramkach, a program i zamienial na rownania ...
J.
On Sun, 14 Nov 2004 13:49:19 +0100, J.F. <jfox snipped-for-privacy@poczta.onet.pl> wrote: [.....]
IMO standardowe bramki się przydają - aby zaspokoić ciekawość i zobaczyć co syntezer zrobił z tak pracowicie wprowadzonym i wypieszczonym opisem układu. :-)
BTW. A czy wogóle ktoś używa schematic capture w takich zastosowaniach? IMO to jest bezużyteczne narzędzie ponieważ w zasadzie nadaje się tylko do trywialnych układów.
Regards, /J.D.
Czemu nie. U mnie wszystkie skladowe moduly maja jeden glowny arkusz wlasnie schematica - przynajmniej widze, ze nie podlaczylem PWMa do watchdoga (co mi sie raz zdarzylo...) :-)
Jan Dubiec napisal(a):
No nie. Sa dwa podejscia i obydwa sa rownowazne. Na *.fpga sa czasem dyskusje schematic vs hdl. Ja tam stosuje w hdl, poniewaz szybciej sie tworzy i obrabia plik tekstowy. W szczegolnosci chodzi o szybkie poprawki na uzytek testow. Z kolei plik schematowy moze byc latwiejszy w analizie.
Ja podtrzymuje ze to dla lamerow :-)
Jak projektuje .. przestaje mnie interesowac jak to na bramkach wyglada zrobione. Zreszta w srodku jest przeciez inaczej zrobione niz na schemacie. Analiza .. trzeba sie nauczyc hdl czytac i analizowac tekst :-)
Hm .. byc moze jakis pokrecony schemat byloby latwiej na bramkach analizowac [co wymaga drugiej kartki] .. ale analiza porzadnego zrodla powinna byc jeszcze prostsza - tzn takiego w ktorym jasno pisze co program ma robic :-)
J.
J.F. napisal(a):
Sie nie znasz.
Aha, czyli OR zaimplementowany czyms takim '#' dziala inaczej niz OR narysowany przy pomocy bramki?
No ale przeciez nie chodzi o pojedyncze bramki - raczej o bloki funkcjonalne - dobrze wtedy widac przeplywy sygnalow. Wielokrotnie sie spotkalem z opinia, ze w HDL powinno sie robic niski poziom, a globalna strukture przy pomocy schematu. Tak czy siak my wszystko robimy przy mocy HDL. Jest wygodniej.
Dziala tak samo. Ale juz A and ( c or b) moze wygladac w realizacji inaczej .. to po co to w ogole na bramkach rysowac ? I po co wprowadzac niepotrzebne zamieszanie - np w spodziewanych opoznieniach ..
J.
Uff...
Panowie sobie tutaj dyspute urzadzili, ale kompletnie nie na temat...
potrzebuje tych plikow (opisujacych standardowe bramki), aby po skompilowaniu do .jedec'a wyslac toto na tester ic, ktory wlasnie zrobilem. dlatego potrzebuje takich plikow.
ponawiam pytanie: czy znacie jakies spore archiwum plikow ABEL'a w sieci?
pzdr, -v4v
J.F. napisal(a):
Zapamietajmy to ....
... a nastepnie wrocmy do tego.
A dlaczego nie? Niektorzy lubia ten sport.
...i wrocmy znow do tego.
ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.