reti logiche con Eprom

crisram ha scritto:

ico

25-30 anni fa lo si faceva, anche se di preferenza si usavano PROM bipolari, piu' veloci delle EPROM, 30-50 ns contro 200-300. Il concetto comunque e' quello di una grande look-up table, tanti ingressi quanti gli indirizzi e, nel caso delle EPROM, 8 uscite. Oggi non ha molto senso fare una cosa simile, ci sono le logiche programmabili che fanno queste cose e molto meglio. D'altra parte niente vieta a te di farlo ancora oggi.

Cosi' direttamente avresti dei comportamenti poco prevedibili! Invece dovresti mettere dei registri tra le uscite e gli ingressi.

Senza dubbio. Dovresti poter arrivare qualche MHz.

Appunto quello che dicevo sopra: dei registri.

Non ne ho idea. E' una cosa che non si usa piu' da generazioni, ma puo' darsi che trovi qualche nostalgico come te!

rogrammare

cato.

Aveva senso 30 anni fa. Comunque l'idea era cosi' buona che si e' evoluta rapidamente arrivando ai CPLD e FPGA odierni. Ti faccio pero' notare che, in generale, creare la configurazione dei bit da programmare nella EPROM partendo dalle funzioni logiche, puo' essere un lavoro piuttosto noioso. Avrai bisogno di un software che probabilmente non troverai e dovrai scrivere da te... e alla fine ti chiederai se vale la pena tutto cio', quando potresti usare un CPLD da un euro che lavora a 200 MHz, programmandolo direttamente senza necessita' di toglierlo dal circuito con dei software da fantascienza gratuiti.

ciao

volevo sapere solo una cosa con i CPLD e FPGA si possono creare anche reti sequenziali??? sono riprogrammabili???

ciao e grazie

i

Certo che sono programmabili! Ci si fa di tutto, addirittura ci sono dei microprocessori implementabili in FPGA. Basta provare a cercare su internet e trovi il mondo!

crisram ha scritto:

Un latch sugli ingressi, e uno sulle uscite con il clock invertito rispetto al primo, almeno a 4MHz deve andare.

Una volta volevo anche scriverlo il programma che dalla tabella di verita' ricavasse il file binario da memorizzare :)

ciao Claudio_F

Ciao ma non basterebbe un solo latch sulle uscite??? visto che le uscite del latch le riporto in ingresso e in teoria lo stato dei latch non memorizza le nuove uscite della eprom fino al nuovo fronte di clock?? forse sbaglio da qualche parte. ciao

"Claudio_F" ha scritto nel messaggio news:4c407ee6$0$40285$ snipped-for-privacy@reader2.news.tin.it...

comunque in internet non trovo nulla sull'argomento nemmeno in inglese :(

ciao a tutti

crisram ha scritto:

Basta cercare bene, per esempio:

Perché proponi questa soluzione, invece di un flip-flop?

Boiler

Non credo che sia molto piú noioso che scriverle in VHDL ;-)

Boiler

Boiler ha scritto:

A doppio latch? In effetti basta sulle uscite, anche se il mio "strict=20 determinism" e' piu' contento con due :)

Con flip flop intendi qualcosa di ancora diverso ?

ciao Claudio_F

Intendo esattamente quello che hai descritto: due latch con clock invertito, ma integrati in un unico componente.

Boiler

Cerca " algorithmic state machine " con Google

Primo risultato:

Negli anni 70 era l' unico modo di fare elettronica digitale complessa.

Ne avevo viste tante su strumentazione HP .

Faccio una considerazione personale : Credo che non valga la pena investire tempo e sforzi su questa circuiteria , se usi lo stesso " sale di zucca " per qualcosa di attuale alla fine ti rimane il Know How e avrai imparato qualcosa di utile che ti restera.

Saluti Roberto