Layout di sistemi CMOS analogici

Preparando un esame per l'università mi è venuto questo dubbio (proababilmente un po' banale ma non sono riuscito a trovare conferme in merito):

In sistemi CMOS digitali i dispositivi a canale p vengono realizzati tutti nella stessa well e lo stesso si può dire per i dispositivi a canale n (supponiamo un processo dual-well ma la sostanza del problema non cambia). Le well vengono poi connesse all'opportuno rail di alimentazione in modo da evitare la polarizzazione diretta del diodo body-source e quindi fenomeni (es. latch-up) che possono risultare potenzialmente distruttivi. In sostanza il terminale di body è condiviso da tutti i dispositivi della stessa polarità. Per questo motivo i dispositivi che hanno il source connesso all'alimentazione non soffrono di effetto body mentre per gli altri, non essendo possibile cortocircuitare body e source occorre tenere conto della dipendenza della tensione di soglia dalla Vbs.

Nei sistemi analogici ho invece notato che certi dispositivi (tipicamente quelli di ingresso in strutture operazionali) hanno il terminale di source cortocircuitato con quello di body, dal che si deduce che è possibile avere accesso al bulk del singolo dispositivo che non è quindi in comune con gli altri (suppongo..)

Questi dispositivi vengono quindi realizzati in well separate? Nel caso ci avessi visto giusto, con quale criterio si decide quali transistori isolare dagli altri?

Grazie per le risposte e...scusate la lunghezza ;-)

Marco

Di solito ho sentito chiamarlo twin well, ma vabbe', la sostanza non cambia...

Il latch-up in genere si forma quando hai un nmos e un pmos con drain e/o source troppo vicini, non e' un problema del singolo transistor, e' un problema di layout.

Se per body intendi la connessione al bulk, si'. Non so com'altro interpretarlo. In genere quando si fa del digitale si creano delle custom cells da affiancare una con l'altra, e per facilitare la cosa si creano i rails.

Qui non saprei come aiutarti. Il problema e' che stai usando le definizioni del modello bsim che e' adattato al digitale. Se usi altri modelli, meglio adattati all'analogico, le tensioni sono rappresentate rispetto al bulk e l'effetto di body si fa sentire in un altro modo, anche se bulk e source sono cortocircuitati.

Qua non ti seguo appunto perche' non capisco la differenza che fai tra bulk e body. In genere quando fai il layout di un pmos procedi cosi': Crei un N-well (ovvero dopi il silicio e lo rendi di tipo n). All'interno dell'nwell crei una zona p, e all'interno di questa zona p crei una zona attiva (si potrebbe creare direttamente una zona p attiva, ma facendolo cosi' "ad incastro" hai un miglior dosaggio del dopante ed eviti di "sbordare"). Su questa zona attiva p disegni il polisilicio che formera' il gate e metti i contatti sulle rispettiva 2 zone p che sono separate dal polisilicio. Il pmos e' fatto, l'unico problema e' che l'n-well non e' polarizzato. allora all'interno del n-well si iscrive una zona di dopaggio n+, ed all'interno una zona attiva. Sulla zona attiva si mettono i contatti e quello e' il terminale di bulk. teoricamente basta un contatto (per alcune tecno dicono che basta un contatto ogni 10um basta che sia nello stesso nwell), ma in realta' piu' se ne mettono meglio e'... Per il digitale non e' cosi' importante ma in analogico e' meglio avere molti contatti ed evitare le fluttuazioni del bulk.

Eh eh eh... domanda da un milione... diciamo che ognuno ha la sua tecnica. Io per esempio prendo blocchi di transistor che hanno la stessa funzione e metto un anello di connessione al bulk attorno. Ad esempio una coppia differenziale: i due mos li prendo di 4 fingers ciascuno e faccio (ASCII art ;-):

bbbbbbbbbbbb bDAABBBBAADb bbbbbbbbbbbb

Dove A e' un finger del primo transistor, B uno del secondo, D sono i dummies e b la connessione al bulk. Cosi' facendo hai: matching dei transistors (ogni transistor ha le stesse cose attorno e il baricentro dei due transistor della coppia e' lo stesso) e la connessione di bulk "isola" la coppia da eventuali interferenze ed in piu' si evita qualunque possibilita' di latch-up... Questo e' solo un esempio, tutto dipende dal tipo di blocco che si sta facendo.

Scusate anche la mia... ;-)

ciao Scola