Connessioni al pin GND

Ciao,

il datasheet dell'A4989 recita:

formatting link

"1. Decoupling capacitors for the supply pins VBB, VREG, and VDD should be connected independently close to the GND pin and not to any ground plane. The decoupling capacitors should also be connected as close as possible to the corresponding supply pin."

L'integrato, in TSSOP-38, ha solo un pin di GND (20) e i tre segnali menzionati si trovano ai pin 7, 6 e 25.

Secondo le indicazioni dovrei collegare i condensatori di disaccoppiamento "vicino" al pin di GND e *anche* "vicino" al relativo pin di alimentazione... e senza utilizzare piani di GND, ma tracce separate.

Passi per il Vdd, ma Vbb e Vreg sono dalla parte opposta! E tra l'altro su pin contigui.

Pensavo di fare qualcosa del genere:

formatting link

Che ne dite?

Marco

Reply to
Marco Trapanese
Loading thread data ...

Il 23/12/2011 14:20, Marco Trapanese ha scritto:

Che non sono "indipendently".

Reply to
Englishman

Il 23/12/2011 14:43, Englishman ha scritto:

Fin lì ci arrivavo anche io ;) Mi chiedevo se poteva essere un compromesso accettabile.

Onestamente, anche se sono "indipendently", una cosa del genere mi pare peggiore:

formatting link

Marco

Reply to
Marco Trapanese

Il 23/12/2011 14:57, Marco Trapanese ha scritto:

Dipende da quali correnti ci debbono passare. Ma se indicano nel DS di starci attenti, mi pare evidente che la prescrizione debba essere assoluta. Probabilmente c'e' un problema di modo comune, piuttosto che di resistenza o induttanza aggiunta.

Si', visivamente fa cacare, ma ti rimando alla considerazione di cui sopra.

Non puoi usare la parte "di sotto" per i condensatori?

Oppure ruotare di 90' i due a SX e i tre a DX, facendo passare, in questo ultimo caso, le piste verso GND, in mezzo ai pin del C? (oppure una in mezzo e due a lato).

Reply to
Englishman

Il 23/12/2011 15:08, Englishman ha scritto:

Vdd alimenta la parte logica, si tratta di una decina di mA. Vreg fornisce la corrente ai condensatori di bootstrap quindi impulsiva ma non elevatissima. Vbb è l'alimentazione di potenza, impulsiva e "sporca" visto che alimenta anche i drain dei mosfet.

A questo proposito vedo che qualcuno mette anche un elettrolitico di qualche centinaio di uF, sempre su Vbb. Che caratteristiche deve avere? Bassa ESR-tan(delta) per non surriscaldarsi durante i picchi di corrente? Come sceglierlo?

No, costa molto di più far montare componenti da entrambi lati ;)

Beh soluzioni per renderlo meno schifoso visivamente se ne possono trovare. Mi risulta però difficile da digerire che connessioni equipotenziali facciano giri relativamente lunghi sul PCB per finire poi in un misero pin di un TSSOP...

Girando la domanda, invece di far richiudere le correnti di GND sul pin

20 e poi da lì via verso lo star-ground-point tramite una pista a bassa impedenza, cosa cambia nel fornire *immediatamente* a ciascun punto di GND un percorso a bassa impedenza?

Altro esempio:

formatting link

Non voglio insistere nell'errore, solo capire cosa succederebbe se realizzassi il pcb in questo modo.

Marco

Reply to
Marco Trapanese

Il 23/12/2011 15:55, Marco Trapanese ha scritto:

A questo punto premetto che, come ben sai, non capisco un apascio di digitale, specialmente quello moderno, e quindi comincio ad essere imbarazzato a rispondere...

Gradirei molto, inoltre, che qualcun altro intervenisse.

:-))

Devo dire anche anche il Vbb dell' IC non assorbira' pochissima corrente, presumo (se ho capito bene, tutta la corrrente di pilotaggio di quattro MOS che si chiudono e che si aprono non e' una bazzecola).

Tenendo presente la nota di cui all' inizio, io avrei disaccoppiato convenientemente le alimentazioni (Vbb e Vmosfet), se, come presumo, parliamo di diversi A impulsivi per l' alimentazione del motore.

Per le caratteristiche hai detto tu (low ESR), per il valore, dipende dalle C di gate dei mosfet.

Probabilmente (ma vedi nota all' inizio) la cazzata, il peccato originale, e' che chi ha disegnato il chip non ha disaccoppiato le due masse (parte logica e parte di pilotaggio, che avrebbe semplificato di molto alcuni problemi, vedi Rosc), e poi si e' accorto che l' integrato e' sensibile a tutti i disturbi di modo comune: in questo layout e nel primo, tutte le V dovute alla I di commutazione dei piloti (a seconda della Cgs/Cgd dei mosfet, qualche centinaio di pF) sono tutte in serie all' alimentazione e probabilmente (ma sto usando la palla di vetro) in serie anche all' oscillatore e alla logica, che mi pare non sia disaccoppiata.

Una altra possibile fonte di guai, IMO, sara' il current sensing: probabilmente dovrai sollevare Vdd da Vbb e unire le due masse solo nel punto "P" di sensing.

Salvo che qualcuno possa fornire informazioni piu' puntuali, direi che l' unica e' provare, sapendo gia' cosa potrebbe andare storto.

Reply to
Englishman

Il 23/12/2011 18:04, Englishman ha scritto:

[cut]

Ti ringrazio per il tempo che hai dedicato alla discussione. Proverò a montare un prototipo e vediamo che succede.

Certo è che questo è un integrato scomodo come pochi. Non ha un minimo di simmetria e tutti i segnali si accavallano. Hai voglia a scrivere "low impedance trace" "as short as possible" ecc... Ma hanno provato a utilizzarlo?

Mi sa di no, anche perché non esiste ( = non ho trovato) un'app note in proposito.

Però fa quel che serve a me... quindi visto che ci ho già perso tutto il pomeriggio speriamo che funzioni!

Marco

Reply to
Marco Trapanese

Il giorno Fri, 23 Dec 2011 14:20:00 +0100, Marco Trapanese ha scritto:

E questo effettivamente è un problema.

Se vuoi seguire le raccomandazioni del datasheet non va bene, la struttura di riferimento sarebbe quella di un centro stella sul pin 20.

Io cercherei di avvicinare il piu possibilie i bypass al pin 20 e collegherei i condensatori ai pins dal lato caldo con piste il più larghe possibile, invece di piste di 0.30mm piste da 1mm che si allargano appena ti allontani dall'IC.

Tutto questo naturalmente se lo spazio e gli altri pin da collegare te lo permettono. Evita in ogni caso dei fori passanti su questi percorsi, l'induttanza aumenta in corrispondenza di un via.

-- ciao Stefano

Reply to
SB

Il giorno Fri, 23 Dec 2011 15:55:56 +0100, Marco Trapanese ha scritto:

Mah, io metteri in parallelo un ceramico da 1µF in 1206 con un elettrolitico avvolto, se a bassa ESR meglio.

Vero, ma in un circuito stampato circolare abbastanza critico qui il collaudatore deve saldare manualmente qualche componente in 1206 sul lato di sotto, è comunque un buon compromesso tra costi spazi e prestazioni.

Due fori passanti aumentano di parecchio l'induttanza sulla gnd, e questo layout di piste è abbastanza lontano da un centro stella.

-- ciao Stefano

Reply to
SB

Il giorno Sat, 24 Dec 2011 11:25:33 +0100, SB ha scritto:

Se vuoi provare a valutare i parametri del tuo pcb puoi usare questo tool

formatting link

è pensato per fare valutazioni su pcb molto critici, ti può essere utile per valutare se l'impedenza di un foro può essere minore rispetto a un giro di piste più lungo nel caso tu decidessi di montare i componenti di sotto.

Ci prende abbastanza.

-- ciao Stefano

Reply to
SB

Il 24/12/2011 11:25, SB ha scritto:

Ok.

layout

Capito, grazie Marco

Reply to
Marco Trapanese

Il 24/12/2011 11:47, SB ha scritto:

piste

Interessante! Provo a giocarci un po'

Marco

Reply to
Marco Trapanese

Il 24/12/2011 11:14, SB ha scritto:

di

Eh lo so, solo che ci sono tutti gli altri segnali!

in

Ma mettendo più via in "parallelo" l'induttanza dovrebbe diminuire, giusto? Parlo in situazioni in cui risulta effettivamente difficoltoso evitarli.

Marco

Reply to
Marco Trapanese

ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.