Condensatore come ritardatore di segnale...

Ciao!

Avrei la necessit=E0 di pilotare un IC fatto semplicemente di 4 Darlington, (quindi 4 entrate che mantengono sulle uscite i 4 rispettivi segnali fino al prossimo CLK ). =E8 un 74ls77 probabilmente della TexasInstr. atasheet:

formatting link

dovendo pilotare il tutto con un microcontrollore, in teoria potrei usare un piedino di questo per dare il segnale di clock dopo avere impostato gli input dell'IC (dovrei inserire questa funzione nel firmware), ma sono a corto di porte.

Mi trovo comunque, per la logica del mio circuito, con una porta che offre involontariamente, per altre ragioni, un segnale analogo a quello che potrebbe servire per il clock dell'IC tranne che per il fatto che a livello di tempistica, il segnale del clock =E8 esattamente contemporaneo a quello delle porte che gestiscono l'INPUT dell'IC, di conseguenza, per far funzionare correttamente l'IC, dovrei ritardare questo segnale di CLK di qualche *istante*, giusto il tempo che l'IC acquisisca tutti gli input.

DOMANDA: a questo scopo, potrei usare un condensatore nella linea del clock? Se si, che condensatore mi consigliate? Capacit=E0? Dovrei metterci qualche resistenza in serie? Che ritardo mi produce?

Tenete presente che il controllore gira a 8 o 16Mhz. e che sul datasheet ho letto tempi di trasferimento dei dati dall'input all'output sull'ordine di massimo 20-30ns (comunque leggete voi stessi, magari ho letto la riga sbagliata)

Fatemi sapere!! Grazie!

Ciao!

Reply to
mralex
Loading thread data ...

Il 17 Ott 2006, 16:05, "mralex" ha scritto:

un segnale digitale lo puoi ritardare usando una rete rc seguita da una porta con ingresso a trigger di Schmitt.

stefano

-------------------------------- Inviato via

formatting link

Reply to
stefano delfiore

"stefano delfiore" ha scritto nel messaggio news: snipped-for-privacy@usenet.libero.it...

..aggiungo potrebbero bastarti anche un paio di inverter in cascata (2,4,

6.. NOT ) per ottenere il ritardo desiderato, vedi quanto perdi per ogni porta fai 2 conti, oppure potresti utilizzare un qualsiasi altro tipo di porta logica (magari te ne avanzano da qualche parte nel circuito..) l'importante è che non modifichi "logicamente" il segnale... Saluti Steno
Reply to
Stefano

stefano delfiore ha scritto:

beh, si, fino alla rete RC ci ero arrivato... il problema sarebbe dimensionare Condensatore e Resistenza...

avete qualche formula/url?? ho cercato su Google ma di formule dirette non ce ne sono...

Inoltre tutti gli IC con gli schmitt oltre a essere tutti invertenti (e il problema non ci sarebbe) ma hanno tutti una frequenza massima di

1Mhz... io invece devo poter arrivare a 8 o 16mhz...

Io comunque penso che lo schmitt potrei risparmiarmelo... Cio=E8 penso (e correggetemi se sto dicendo castronerie) che dovendo a dare al CLK minimo 2V mi servirebbe solo una configurazione di Condensatore+resistenza che mi crei un ritardo minimo, giusto il tempo di salire a 2v... e che mi scarichi altrettanto IMMEDIATAMENTE il condensatore non amplificando la durata del segnale....

Credete di sapermi aiutare??

Dai buttate giu qualche valore, se poi magari mi illustrate anche il calcolo ve ne sarei altrettanto grato!

Grazie!!

Ciao!

Reply to
mralex

Ho letto solo ora...

giusto, =E8 quello che pensavo anchio,anche perch=E8 il ritardo che mi serve =E8 davvero minimo...

ma non ho idea di quanti usarne anche perch=E8 non so che marca prender=F2 fino alla fine... e sicuramente avevo pensato che magari con circuito RC la cosa sarebbe stata un minimo pi=F9 regolabile/precisa (non potrei permettermi di far arrivare anche per una sola volta il clock in anticipo... o contemporaneamente)

Grazie cmq!

Reply to
mralex

"mralex" ha scritto nel messaggio news: snipped-for-privacy@e3g2000cwe.googlegroups.com...

stefano delfiore ha scritto:

beh, si, fino alla rete RC ci ero arrivato... il problema sarebbe dimensionare Condensatore e Resistenza...

avete qualche formula/url?? ho cercato su Google ma di formule dirette non ce ne sono...

Inoltre tutti gli IC con gli schmitt oltre a essere tutti invertenti (e il problema non ci sarebbe) ma hanno tutti una frequenza massima di

1Mhz... io invece devo poter arrivare a 8 o 16mhz...

Io comunque penso che lo schmitt potrei risparmiarmelo... Cioè penso (e correggetemi se sto dicendo castronerie) che dovendo a dare al CLK minimo 2V mi servirebbe solo una configurazione di Condensatore+resistenza che mi crei un ritardo minimo, giusto il tempo di salire a 2v... e che mi scarichi altrettanto IMMEDIATAMENTE il condensatore non amplificando la durata del segnale....

Credete di sapermi aiutare??

Dai buttate giu qualche valore, se poi magari mi illustrate anche il calcolo ve ne sarei altrettanto grato!

..anche se non sono d'accordo per l'RC (mentre son favorevole per una qualsiasi porta che ritardi) la formula che ti serve è quella della carica esponenziale del conensatore:

vc(t)= (Vi - Vf)exp(-t/(RC)) +Vf dove: vc= valore istantaneo della tensione ai capi del condensatore Vi tensione iniziale ai capi del condensatore (es. 0 logico ~ 0.4V o vedi logica) Vf tensione di carica del condensatore (es. 1 logico dipende dalla logica) RC R*C resistenza per capacità, se R è piccola (nell'ordine del kohm) devi contare anche la Ron della porta di uscita (quindi R=R+Ron); t istante al quale vuoi ricavare vc...

Calcolo: devi invertirti la formula perchè vuoi raggiungere i 2V ad un tempo t, quindi sostituisci vc con 2 (io ci starei un po' largo) e t con il ritardo che vuoi ottenere, poi fissi R ragionevolmente con la corrente che può erogare la porta; sostituisci il valore scelto nella formula e ti ricavi C.

Senza ammazzarti troppo di calcoli se non erro una buona approssimazione per vc pari al 90% di Vf è data da t = 2.2*RC; che vuol dire, che la tua vc sarà pari al 90% di Vf dopo un tempo pari a 2.2RC, quindi ti dimensioni R come detto prima e ricavi C (se sei nell'ordine dei pF devi considerare anche l'effetto della Cin della porta successiva).

Alternativa (valida solo per CMOS): vedi quanto vale la Cin della porta successiva e dimensiona una resistenza in modo da ottenere il ritardo desiderato (verifica che la resistenza soddisfi comunque i criteri di corrente per l'ingresso pilotato)

Attenzione tutto questo ragionamento vale se la corrente assorbita dall'ingresso è trascurabile cioè stai usando cmos...diversamente le cose cambiano un po'.. Steno

Reply to
Stefano

"mralex" ha scritto nel messaggio news: snipped-for-privacy@f16g2000cwb.googlegroups.com...

Ho letto solo ora...

giusto, è quello che pensavo anchio,anche perchè il ritardo che mi serve è davvero minimo...

ma non ho idea di quanti usarne anche perchè non so che marca prenderò fino alla fine... e sicuramente avevo pensato che magari con circuito RC la cosa sarebbe stata un minimo più regolabile/precisa (non potrei permettermi di far arrivare anche per una sola volta il clock in anticipo... o contemporaneamente)

Grazie cmq!

..bene o male hanno tutti le stesse caratteristiche (se li scegli della stessa famiglia ovviamente): comunque sia dovresti avere un Tck di margine (tra ritardo max e min) la vedo più critica con la rete RC...

Reply to
Stefano

Il 17 Ott 2006, 19:47, "mralex" ha scritto:

sono invertenti, però esistono anche porte molto veloci come il Fairchild NC7NZ14. Io penso che il consiglio che ti hanno dato in molti di usare il normale ritardo di porte logiche in serie al segnale sia, se non devi avere dei tempi precisi, la cosa più semplice.

Ti sconsiglio di usare solo un RC perchè ti rovina solo il segnale.

il calcolo non è difficile, se sai calcolare la carica e scarica di un condensatore attraverso un resistore, hai già fatto quasi tutto. Le soglie di scatto del trigger sono riportate del manuale. Stai attento che anche la capacità d'ingresso della porta può essere importante. Per fare un ritardo con una porta cmos con trigger basta un resistore in serie alla porta stessa.

stefano delfiore

-------------------------------- Inviato via

formatting link

Reply to
stefano delfiore

Stefano ha scritto:

per

vc sar=E0

Allora, mi sono fatto 2 calcoli secondo questo metodo (supponendo che il 2,2 non sia una costante, ma sia relativo al fatto che ti sei tenuto largo con i 2v che servono)...

visto che mi serve una velocit=E0 di 62,5 nS (corrisp. a 16Mhz) viene RC=3D0,0000000625/2,2

dal datasheet so che mi servono circa 0,3mA per l'input, la resistenza viene 16 666 Ohm (5V/0,0003A)

C=3D(2,8409 E-8) / 16 666 =3D=3D=3D> 0,000 000 000 0017 04 =3D=3D=3D> 17,04pF

=E8 giusto??

quanto conta l'effeto Cin di cui parli? potrei trascrurarlo?

scusa la mia poca ferratezza ma non ho capito il Cin di quale porta devo vedere, Porta successiva a cosa?? cmq nel datasheeet del 74ls75 non c'=E8 un Cin, al max c'=E8 la Corrente di Input che come evidenziato nei calcoli di prima deve essere da 0,1 mA e 0,4mA (io ho scelto 0,3mA) comunque no credo che questo IC sia CMOS e quindi il ragionamento non vale, diverso =E8 se mi consiglidi metterci una Porta CMOS non invertente (o 2 invertenti) subito prima del CLK che mi serve, ma in questo caso dovrei mettere la rete RC e i 2 invertenti... nel caso, che invertenti CMOS mi consiglieresti? =20 Grazie ancora!!

Ciao!

Reply to
mralex

"mralex" ha scritto nel messaggio news: snipped-for-privacy@i3g2000cwc.googlegroups.com... Stefano ha scritto:

per

sarà

no..2.2 è una costante, quella è una formula approssimativa, ti dice che la tensione sul condensatore impiega circa 2.2 RC secondi per passare da zero a

0.9*Vf (90% della tensione finale su C);

no!anche perchè stai usando dei TTL, scusa sono stato poco chiaro anche io, nel tuo caso quella Ii (corrente d'ingresso) rompe parecchio le scatole (anche perchè è asimmetrica Iih diverso da Iil) quindi per semplificarti la vita piglia un 74ls04 (NOT) o un 74ls34 (buffer) vedi quanto ritardo ti introduce ogni gate e mettine tanti in cascata fin quando non raggiungi il ritardo desiderato.

Diversamente se vuoi usare logica CMOS (per la quale vale il ragionamento visto prima - ma correggi i calcoli -), se ho ben capito il circuito a cui devi mandare il CLK è un 74ls75, devi usare anzichè 74ls75 un 74hc75 o

74hct75.

Se mi dici di quanto devi ritardare...ti passo un po' di soluzioni..

Saluti

Reply to
Stefano

Ciao A soldoni, se ti serve un ritardo di X secondi deve essere R*C =.X circa. Nel tuo caso per 20 nani sara' 20e-9=1e3 *20e-12 cioe' 1k e 20 pF. grosso modo.. Ti arrotondera' la forma d'onda, ma forse gli integrrati lo sopporteranno. Il ritardo effettivo dipende dal tipo di ingresso (Cmos,TTL ecc)

Ciao Giorgio

--
non sono ancora SANto per e-mail
Reply to
giorgiomontaguti

Stefano ha scritto:

io,

rti la

Allora, su 74ls75 c'=E8 scritto che il clock pulse width deve essere almeno 20ns (e qui ci siamo perch=E8 il segnale che invio supera questo tempo) Il DataSetupTime invece, (che dovrebbe essere il tempo che impiega ad acquisire gli input come "pronti per l'output al primo clock!") =E8 di

20ns e io abbonderei anche con 30ns di conseguenza, rispetto al mio segnale di clock (che =E8 tempisticamente parallelo a quello degli input) mi servono 30ns di ritardo.

usando invece il 74hc75 i tempi di propagazione sono ancora pi=F9 brevi, nell'ordine dei 19ns ma il problema =E8 che questo ha 2 Enable (CLK) separati e che sono relativi alle 2 coppie di input... certo potrei risolvere collegano i 2 Enable insieme... ma rimane sempre il problema maggiore che i 74LS75 so gia dove trovarli e so che sono pronti a magazzino... gli HC non si trovano....

Fammi sapere!

Grazie!

Ciao!

Reply to
mralex

giorgiomontaguti ha scritto:

capisco, a me servirebbero minimo 20ns vorei abbondare anche a 25-30 ns cmq l'importante =E8 che non si superino i 60ns perch=E8 rishio un accavallamento dei prossimi input da parte del controllore.

Senti, ma in questa maniera quani mA mi escono dalla rete RC? abbastanza da sollecitare il CLK?

se volessi 25 o 30 ns?

Poi non ho capito, scusami ma forse mi sono perso qualcosa, 1K e 20pf, almeno uno di questo due valori l'hai messo te arbitrariamente... quale? e in base a cosa??

Grazie!

Ciao!

Reply to
mralex

Ciao Se porti a 30 pF il C, otterrai 30nS. Il valore di R e' determinato semplicemente dalla impedenza di ingresso dello stadio succesivo,in modo che il segnale non sia attenuato piu' di tanto. Un k non ha mai fatto male a nessuno ,se usi Cmos o HCMOS, e probabilmente anche TTL . Mentre i 20 pF possono essere.... forniti dallo stadio successivo

Al limite puoi raddoppiare il C e dimezzare R .,pero' carichi di piu' lo stadio precedente.

Per parlare di " quanti mA escono dalla rete RC ", devi indicare l'impedenza di ingresso dello stadio successivo. Al massimo la corrente sara' ( Vout stadio precedente) / 1ik , se quella fosse nulla.

Comunque l'aggiunta di due inverter e' certamente una soluzionme piu ...elegante !!!

Ciao Giorgio

--
non sono ancora SANto per e-mail
Reply to
giorgiomontaguti

ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.