Strob z dwoma aktywnymi zboczami

Sep 01, 2003 5 Replies

Witam, Może mi ktoś wyjaśnić w jakim celu stosuje się transmisje w której wygnał strobe ma aktywne oba zbocza? Tzn. ważne dane są na narastającym i opadającym zboczu tego sygnału, czyli w jednym okresie sygnału strobu przesyłane są dwie paczki (bity, bajty czy słowa zależnie od szerokości magistrali) danych. Taki rozwiązanie stosowane jest w dyskach IDE w trybie UDMA przy komunikacji dysk kontroler oraz, z tego co wiem, przy dostpępie do pamięci w nowszych pecetach.



Jakie są zalety takiego rozwiązania. Wymyśliłem ze dwie ale obie wydają mi się mocno naciągane. Pierwsza zaleta która na siłe wymyśliłem to mniejsza częstotliwość sygnału na lini strobe. Niby fajnie, ale przecież na liniach danych i tak musi być dwa razy większa. Druga zaleta to prosta możliwość konstrukcji odbiornika takiego sygnału pracującego z częstotliwością strobu (czyli 1/2 ,,częstotliwości'' na lini danych). Mianowicie dwa rejestry, na wejsciach danych podane dane z magistrali na zegarowym jeden dostaje sygnał strob wprost drugi zanegowany. Po każdym pełnym cyklu strobe ma wyjściu jest 2*porcja danych.



Obie wymyślone przezemnie zalety wydają mi się raczej wątpliwe. Jednak muszą być jakieś powody dla ktrórych stosuje się takie rozwiązanie. Może ktoś mnie oświecić ?



Pozdrawiam, Paweł


Z tego samego powodu, dla ktorego wymyslili DDRAM - masz 2x wieksza przepustowosc przy tej samej czestotliwosci pracy.

Niekapuje czegoś. Mniejsza częstotliwośc jest tylko na lini strobe. Na liniach danych niema żadnej oszczędności - jest taki sam przebieg jaki by był gdyby strobe był 2 razy szybszy z tylko jednym aktywnym zboczem. Więc gdzie jest ta zaleta ???

Pozdrawiam, Paweł

Dane sa wpisywane i odczytywane po zboczu narastajacym i opadajacym, czyli przy taktowaniu 50MHz masz dostep do danych z czestotliwoscia 100MHz i to bez koniecznosci stosowania ultra szybkich rejestrow/pamieci/itp. Pzdr PZb

Czyli odbiornik wyglada tak: (psedoHDL): d1,d2 : rejestyD

d1.d <= dane d2.d <= dane d1.clk <= strobe d2.clk <= not(strobe) (d1.q,d2.q): wyjscie tego ukladu Tak to ma wyglądac ?

No to faktycznie może być jakaś zaleta. Ale komplikuje sie nadajnik takiej lini i w nim i tak muszą być szybsze układy (chyba że da się jakoś sprytnie). A w takim IDE zarówno dysk jak i kontroler mogą nadawać i odbierać. Więc po każdej stronie musiały by byś te szybsze układy.

Pozdrawiam, Paweł

Mniej wiecej tak.

Zasadnicza - 2x zwiekszasz przepustowosc kanalu bez zwiekszania czestotliwosci.

Co to za komplikacja? Dodatkowy przerzutnik?

No wlasnie o to chodzi ze NIE MUSZA. Masz clk=50MHz, czestotliwosc pracy przerzutnikow tez 50MHz, a danych leci 100Mbodow. Ja wiem - na pierwszy rzut oka wydaje sie ze dane leca z f=100MHz. Prawda. Ale na "drugi" rzut oka widac, ze odbiera je NIE jeden przerzutnik, tylko dwa przerzutniki (dlatego uklad dalej pracuje na 50MHz a nie 100).

j.w.

Join the Discussion

Have something to add? Share your thoughts — no account required.

Didn't find your answer?

Ask the community — no account required