Pytanko teoretyczne - jaka powinna byc liczba probek sygnalu cyfrowego, aby mozna bylo go nalezycie okreslic (chodzi o analizator stanow logicznych). Wiadomo, ze im wiecej tym lepiej, ale skonczona ilosc pamieci sprawia, ze trzeba sie ograniczyc do jakiegos rozsadnego minimum. Jak to okreslic?
Didn't find your answer? Ask the community — no account required.
M
Maksymilian Dutka
Jack Houseman napisał(a):
Trzeba znaleźć sygnał zegarowy i nim "taktować próbkowanie", w przypadku sygnałów asynchronicznych trzeba znać jego maksymalną częstotliwość i próbkować z wyższą częstotliwością niż on sam ma, chyba że potrzebujesz znać dokładniej parametry przebiegu to wtedy częstotliwość próbkowania musi być większa, a o ile większa to już zależy od tego jaką chcesz dokładność.
Pozdrawiam Maksymilian Dutka
J
J.F.
Cyfrowych ? Co znaczy "nalezycie" ? Jednym wystarczy kilkadziesiat probek, inni beda chcieli sprawdzic co procesor robil przez 2000 instrukcji, jeszcze inni beda szukali glitcha ktory trwa 10ns i zdarza sie co 10ms ..
J.
M
matador
Jack Houseman napisal(a):
Kłania się twierdzenie (prawo) Shannona.
I
invalid unparseable
matador napisał(a):
eeee, ciekawe którą harmoniczną trzeba by brac pod uwagę ;-) Tutaj raczej rozdzielczość, jakie zastosowanie, nie ma jednoznacznej odpowiedzi.
Pozdrawiam Łukasz
M
matador
"Łukasz Długosz (Ukaniu)" napisal(a):
No - fakt! Zwracam honor :-)
A
A.Grodecki
Użytkownik matador napisał:
Kłania się używanie rozumu ;)
P
Piotr Wyderski
No w³a¶nie niezupe³nie, bo teoretycznie sygna³ cyfrowy ma nieskonczone pasmo (bo to jest fala prostok±tna), wiêc do idealnego odwzorowania czêstotliwo¶æ próbkowania te¿ powinna byæ nieskoñczona. A w praktyce nale¿y próbkowaæ z tak± czêstotliwo¶ci±, by uzyskaæ zadowalaj±ce odwzorowanie ostro¶ci zboczy. Co to znaczy zadowalaj±ce -- to ju¿ inicjator w±tku musi sam ustaliæ.
Pozdrawiam Piotr Wyderski
PS. Najprawdopodobniej bêd± badane sygna³y synchroniczne, wiêc zamiast samplowaæ wystarczy wrzucaæ warto¶ci z szyny do FIFO na interesuj±cym nas zboczu zegarowym.
J
Jack Houseman
No niezupelnie - najbardziej interesowaloby mnie podgladanie transmisji szeregowych - np. 1wire, SPI, I2C, RS232, jak rowniez badanie przebiegow otrzymywanych z pilotow IR..itd, itp... Zeby moc zobaczyc jak uklady ze soba "gadaja". Mam kilka kostek pamieci cache ze starych plyt PC (w razie czego ze zdobyciem nastepnych nie powinno byc klopotu - wyciagnie sie ze starych plyt) i tak sie zastanawiam jaka powinna byc rozsadna wielkosc pamieci na kanal. Czy wystarczy te 32kB, czy moze lepiej 256kB, a moze i wiecej?
Na razie to tylko luzne myslenie na temat i nie wiem czy uklad w ogole powstanie, ale "przydal by sie", bo czlowiek tak na slepo robi czesto - probnikiem TTL, to ja sobie moge tylko zobaczyc czy mam stan 0 lub 1 i czy ew. sa tam impulsy. I tak sie dziwie, ze tyle urzadzen udalo mi sie w ten sposob uruchomic :-)
P
Piotr Wyderski
Tylko te szyny s± powolne -- kup sobie tani przetwornik 40Msps na Allegro i bêdziesz mia³ co najmniej 10-krotny nadmiar próbek.
Zale¿y, co chcesz z tym robiæ. Ja mam FIFO Texasa 65536x18bit i ca³kowicie mi to wystarczy -- te¿ siê szykujê do zbudowania podobnego przyrz±du, tylko bêdzie tak: przetwornik 8 bitów 40Msps zajmie 8 bitów FIFO, a pozosta³e 10 bêdzie przeznaczone na typowo cyfrowe kana³y logiczne. Do tego trochê logiki steruj±cej: próbkowanie bezpo¶rednio dok³adnym generatorem kwarcowym
40MHz (ma³y jitter, wa¿ne w trybie analizatora widma), próbkowanie zegarem otrzymanym z DDSu (w trybie oscyloskopowym bêdzie mo¿na bardzo dok³adnie ustawiaæ liczbê próbek na sekundê, DDS bêdzie te¿ s³uzy³ jako modulowany generator sygna³owy), próbkowanie wyzwalane zegarem zewnêtrznym (+wybór zbocza aktywnego -- to do trybu analizatora logicznego), generowanie zegara dla urz±dzenia zewnêtrznego (+wybór polaryzacji) oraz jeszcze kilka prostych funkcji: czêsto¶ciomierz, okresomierz itd. Co ciekawe, uk³ad bêdzie sk³ada³ siê z zaledwie 4 du¿ych uk³adów scalonych: ADC, FIFO, ARMa i DDSu; reszta to prosta logika typu multiplekser HC157 albo przerzutnik LVC74. BTW, czy kto¶ wie, gdzie mozna kupiæ 157 w wersji LV(C|T|X)?
Mnie równie¿, ale powoli zaczyna mi brakowaæ sprzêtu pomiarowego. Na szczê¶cie FIFO dzia³a do 166MHz, co daje mi duuu¿y zapas. Od d³u¿szego czasu mam ju¿ prawie wszystkie elementy (tylko ARM powinien przyj¶æ jutro) i postanowi³em sobie co¶ z nich zmontowaæ. :-)
Pozdrawiam Piotr Wyderski
P
Piotr Pitucha
U¿ytkownik "Jack Houseman" snipped-for-privacy@chello.pl napisa³ w wiadomo¶ci news:97667$42a7f271
Mam trochê tego FIFO gdyby siê kto¶ chcia³ tym poczêstowaæ to chêtnie wymieni³bym na inne przydatne uk³ady, pochodz± z wylutów, ale inteligentnie wylutowane :) Pozdrawiam Piotr
P
Piotr Wyderski
A bo ja wiem? Zacz±³em od podobnych za³o¿eñ jak Ty, a maj±c do dyspozycji okre¶lone uk³ady zastanowi³em siê, co mozna z tego wycisn±æ. No i okaza³o siê, ¿e po do³ozeniu paru multiplekserów jest to znacznie wiêcej ni¿ mi siê pocz±tkowo wydawa³o. Przypuszczam, ¿e z³o¿ono¶æ naszych projektów jest porównywalna, ale Ty po prostu jeszcze go do koñca nie przemy¶la³e¶. ;-)
Skoro masz przetwornik ADC (bo pyta³e¶ siê o próbkowanie), to dlaczego chcesz zmarnowaæ jego mo¿liwo¶ci?
Moim zdaniem szkoda siê bawiæ w tak± rze¼bê, bo istnieje gotowe FIFO doskonale siê do tego celu nadaj±ce, a inny grupowicz mo¿e siê nimi podziliæ. :-)
To tak jak u mnie, do tego dochodzi sterowanie LCD, ale to akurat jest proste.
AD9852.
Pozdrawiam Pior Wyderski
P
PAndy
nijak, poprzedz pamiec komparatorem, probkuj synchronicznie z zegarem ukladu albo asynchronicznie ale tu nie ma regul i najczesciej ustawia sie maksymalne dopuszczone przez producenta analizatora.
J
Jack Houseman
No - to dopiero mysl wokol tematu krazy :-) Nawet nie wiem czy sie podejme. Najgorsze jest to, ze jestem na bakier z jezykami wysokiego poziomu i chyba latwiej byloby mi zrobic uklad z lokalnym LCD niz z PC'tem (co jest lepsze o tyle, ze czlowiek sie uwalnia od systemu operacyjnego - teraz np. mam linuksa, a co bedzie pozniej - moze jakis inny rewelacyjny system wejdzie?) No chyba, ze da sie to napisac w Perlu :-)
Nie mam przetwornika (to znaczy mam tam jakies, ale one chodza do 100kHz tylko). Probkowanie to mialo byc zapisywanie stanu danego wejscia logicznego do kolejnych komorek pamieci. Zalozylem, ze uklady cyfrowe radza sobie z poziomami logicznymi na tyle, ze nie musze ich kontrolowac i wystarczy, ze bede sprawdzal czy w danym okresie czasu mam 0 czy 1 logiczna.
A to mozna zawsze rozwazyc. Ale zrobienia kilku plytek z wieksza iloscia scalakow to ja sie nie boje - z TTL'li sie jeszcze wywodze :-)
Aha - obejrzymy :-)
Join the Discussion
Have something to add? Share your thoughts — no account required.
Didn't find your answer?
Ask the community — no account required
Report Content
You are reporting this content to the moderators. They will look at it
ASAP.