Proszę o pomoc w poznaniu zasady jak oblicza się pojemność wejsciową dla pojedyńczego wejścia n-wejsciowej bramki NAND i NOR. Chodzi mi o pojemności względne (w jednostkach wyrażonych szerokością bramki W). Dla inwertera sprawa jest prosta - pojemność jest sumą szrokości tranzystorów PMOS uW i NMOS W (gdzie u - wspolczynnik skalujący ze względy na różnicę w ruchliwości dziur i elektronów). Natomiast dla 2 wejsciowej bramki NAND poj. wynosi W+uW/2 a dla 2-we. NOR W+2uW.
Z góry dziękuję za pomoc.
Mariusz W przemówił ludzkim głosem:
Spójrz jak są zbudowane niebuforowane bramki CMOS, to będziesz wiedział skąd się wziął wzór dla bramki dwuwejściowej i sam napiszesz wzór dla bramki wielowejściowej.
Dziekuję bardzo za odpowiedź. Dobrze wiem jak zbudowane sa bramki CMOS. Problem polegał na szerokościach kanałów ale chcąc odpisać na pana post i zacytować ksiażke doczytłem fragment, który wcześniej przeoczyłem i z tego wynikły moje problemy. Juz wszystko wiem (chyba :-). Jeszcze raz dziekuję za zainteresowanie.
Have something to add? Share your thoughts — no account required.
Ask the community — no account required