Witam Potrzebuje informacji, na temat bramek logicznych. Interesuje mnie jaki teoretycznie i praktycznie, bedzie wystepowal stan logiczny na nie pod³aczonym wejsciu bramki logicznej. Jak wplywa nie podlaczenie jednego wejscia bramki na jej prace tabele prawdy. Jesli ktos ma doswiadczenie z takimi eksperymentami to mile jest widziane, jesli ma jakies na to dokumenty, wyniki badan. Andrzej
Bramki
Sep 13, 2005
8 Replies
Generalnie: TTL - niepodlaczona do niczego nózka jest przez bramke widziana jako 1, CMOS - wejscia maja wysoka impedancje zatem niepodlaczone nózki sa podatne na wszelkiego rodzaju zaklócenia - nie nalezy ich zostawiac niepodlaczonych.
pozdrawiam krzysiek
U¿ytkownik "Andrzej Skalski" snipped-for-privacy@o2.pl napisa³ w wiadomo¶ci news:dg6kb6$3bp$ snipped-for-privacy@atlantis.news.tpi.pl
1) Bipolarne TTL-e serii standardowej i pochodnych (-L, -H, -S, -LS, -F, ...) interpretuj± wisz±ce wej¶cie jako stan wysoki (H). Aczkolwiek nale¿y siê tego wystrzegaæ ze wzglêdu na podatno¶æ na zak³ócenia. 2) Uk³ady CMOS na wisz±cym wej¶ciu mog± siê dopatrzyæ czegokolwiek - zale¿nie od ³adunku jaki na pojemno¶ci bramkowej od³o¿y³a w danym momencie przelatuj±ca mucha. Najgorzej, je¶li ustali siê stan bliski Vdd/2 - wtedy przewodz± oba tranzystory (P i N), bramka niepotrzebnie bierze spory pr±d z zasilania a do tego tylko czeka na okazjê, ¿eby siê wzbudziæ. 3) Budowa i dzia³anie bramek, charakterystyki, marginesy zak³óceniowe itd.. s± wa³kowane pierwszych rozdzia³ach _ka¿dego_ podrêcznika do uk³adów cyfrowych.
W bipolarnych TTL masz "1". W MOS [w tym 74HC, HCT, AC, ACT] - jaki sie akurat ladunek zgromadzi. Przejdzie kot, machnie ogonem, stan sie zmieni.
Zwykle TTL potrafia tez lapac zaklocenia "z powietrza" :-) jak sa niepodlaczone - a raczej podlaczone do kawalka kabla.
Tak samo jak podlaczenie go na stale do poziomu .. patrz wyzej.
J.
A to już niekoniecznie z tym prądem - wszystko zależy od tego jak ustawiona jest technologia. Jak układ jest technologicznie optymalizowany pod kątem prędkości dzałania to zwykle ma zakres aktywny inwertera (występuje zjawisko przebicia prądowego). Jednak czasem tak się dobiera technologię żeby całkowicie rozsunąć ch-ki tranzystorów - i inwerter robi się niejako trójstanowy, może w nim przewodzic albo jeden tranzystor albo żaden. Niestety musisz na słowo uwierzyć bo nie wolno mi podać w których układach którego producenta widywałem masowo niepodłączane wejścia bramek.
Poczytaj o roznych rodzinach bramek i roznych technologiach stosowanych u jednego z wiekszych swiatowych producentow [nie tylko] takich scalakow, Texas Instruments:
formatting link
Ale nieuzywanych bramek chyba ? Bo ciagle grozi nam mucha. I czy sprawdzales ze maja "rozsuniete ch-ki" ? Bo moze to tylko niedbalstwo producenta - po co bedzie podlaczal, nie on za prad placi.
Zreszta przy dzisiejszych programach .. wstawiasz 3 bramki w schemat, i nawet nie myslisz ze przeciez bedzie jeszcze jedna wolna bramka w ukladzie, ktorej wejscia wypadaloby podlaczyc ..
J.
U¿ytkownik "J.F." <jfox snipped-for-privacy@poczta.onet.pl> napisa³ w wiadomo¶ci news: snipped-for-privacy@4ax.com
Wprawdzie Darek tego jasno nie napisa³ ale s±dzê, ¿e mia³ na my¶li niewykorzystane wej¶cia bramek siedz±cych we wnêtrzu uk³adu scalonego. Tzn. w czasie projektowania wstawiono bloczek z biblioteki, z wej¶æ pod³±czono co potrzebne a resztê pozostawiono na pastwê losu zak³adaj±c, ¿e nie wywo³a problemów. Co mo¿e mieæ uzasadnienie pod warunkiem, ¿e ma siê pewno¶æ co do stosowanej technologii. A projektant IC jest przecie¿ w³adny takie za³o¿enia poczyniæ ;-)
Ale jesli to sa niewykorzystane wejscia wykorzystanych bramek - to ja bym sie bal. Przylozysz palec i uklad zglupieje :-)
J.
Join the Discussion
Have something to add? Share your thoughts — no account required.
Didn't find your answer?
Ask the community — no account required