Czy można było nieużywane sygnały zostawić nigdzie niepodłączone czy wymagały one rezystorów "pull-down"?
Robię układ z FPGA Altery Cyclone, podłączony do magistrali ISA/PC104 i w czasie konfiguracji FPGA piny mojej kostki sa włączone w stan wysokiej impedancji ze słabymi rezystorami podciągającymi 50kohm do 3V3 (nie do 5V). Te sygnały sa aktywne stanem wysokim, wiec właściwie moje FPGA będzie zgłaszać przerwania nawet w czasie swojej rekonfiguracji...
Wygląda mi na to, że potrzebuje dać po 10kohm do masy na te linie...
I jeszcze jedno - czy sygnał resetu przychodzący z magistrali ISA jest synchroniczny czy asynchroniczny? Trzeba tam w FPGA ten sygnał rejestrować zegarem czyli zabezpieczać się przed jakimiś krótkimi szpilkami czy już sygnał jest synchronizowany zegarem na płytce procesora/mastera ISA?