Odp: Analogowe uk?ady scalone - projektowanie

W dniu 2011-05-04 18:33, Mateusz Klatecki pisze:

Dzięki! Na tę stronę się nie natknąłem.

No właśnie. A technika scalona ma trochę knifów, które trzeba wziąć pod uwagę...

Pozdrawiam,

Piotr

Użytkownik RtB napisał:

Knifów, knifików i knifiątek...

Tyrystor pasożytniczy w układach CMOS, odległości ochronne (ze względu m.in. na ten tyrystor), propagacja zakłóceń w podłożu, spadki w sieci masy, Odmienna prędkość dyfuzji na brzegu i w głębi szyku elementów - długo tak można.

A w ogóle o jakie projektowanie ci chodzi - technologiczne (z doborem parametrów technologicznych) czy układowo - topograficzne (przy ustalonej i dobrze scharakteryzowanej technologii)?

W dniu 2011-05-05 21:07, "Dariusz K. Ładziak" pisze:

Odpowiem na 2-w-1. Raczej układowo-topograficzne. Do technologii schodził póki co nie będę. Rzecz wygląda tak, że jest pomysł na układ scalony. Tyle, że nie mamy ludzi, którzy się na tym znają, a mnie to zaczęło interesować. Tyle, że

- z tego, co już wyczytałem - bez solidnych modeli, dobrego symulatora i znajomości paru "dowcipów" techniki scalonej nawet za symulację się nie zabiorę.

Na soft właśnie czekamy. Nie wiem, czy będzie to Cadence, czy Mentor - to się okaże w trakcie (z Mentorem współpracujemy na płaszczyźnie PCB, a Cadence można mieć z Europractice...). W tak zwanym międzyczasie próbuję znaleźć coś o podstawach - ot, choćby jak się zabrać za najprostszy WO czy OTA.

Pozdrawiam,

Piotr

Użytkownik RtB napisał:

Zapraszam na priv.

W dniu 2011-05-07 12:02, "Dariusz K. Ładziak" pisze:

Poszło.

Piotr