Nauka programowania FPGA

Bo jak kiedyś pewien geniusz od marketingu słusznie l zauważy, że "klient nie połrzebuje wiertła, klient potrzebuje dziurę"

A jak wygląda kwestia programowania takich układów? Rozumiem, że CPLD mają wbudowaną pamięć, FPGA współpracują z zewnętrzną pamięcią flash. Czy pomimo tego programator podpinam do samego FPGA i on sobie wgrywa wsad do pamięci, czy też trzeba taką pamięć osobno zaprogramować, np. przez jakiś programator SPI? Jakiego programatora będę potrzebował do rozpoczęcia zabawy z układami XILINX?

Niby zamówiłem już zestaw uruchomieniowy programowany przez USB, ale pewnie za jakiś czas będę chciał zastosować taki układ w swojej własnej konstrukcji i wtedy programator będzie już niezbędny.

W dniu 12.02.2018 o 16:32, Atlantis pisze:

W przypadku Xilinxa pamięć konfiguracji jest wpięta w łańcuch JTAG razem z układem FPGA. Programator "widzi" oba scalaki i wybierasz sobie do czego chcesz wrzucić "wsad".

Mam za sobą wsparcie: dziesiątki lat rozwoju inzynierji oprogramowania, projektowania, testowania, procesow produkcji, wzorców itd itp. Można jes oczywiście wszystkie zanegować, co Staśki zrobia natychmiast i bez zastanowienia, ale wydaje się że jednak działają zaskakująco dobrze, na tyle że sporo kasy się w to pakuje na codzień w milionach miejsc gdzie produkuje się software. Również na tyle że w ostatnich latach zassały je firmy z rynku EDA [1] i rozbudowaly o śledzenie wymagań i cała masę rzeczy związanych z normami utrzymania jakości.

A czy robie tandetę? Nie mnie to oceniać ale myślę że nie.

[1] Jeszcze 10 lat temu zapytanie kogos z HDLowóców o system kontroli wersji był raczej niebezpieczne, można bylo zarobić w gębę. Obecnie sytuacja jest taka że *nagle* wszystkie IDE do pisania w HDL dorobiły się lub dorabiają się interfejsów do obsługi. Jak zwykle na złość Staśkom co nie moga w nich sensownie trzymać swoich schematów. Wot zwykła złosliwość i spisek.

Nie kombinuj. Jeśli chcesz uderzyć w FPGA to albo będzie to JTAG albo jakiś specjalizowany scalak robiący w zasadzie to samo co JTAG tyle że z płytki ewaluacyjnej bedzie wystawal zwykly USB (np. AVNET tak robi).

Ogólnie wiekszośc problemów obskoczysz chińskim klonem Altera USB Blaster za $3 oraz chińskim klonem Xilinx Platorm Cable za (niestety) $25 [1]. Xilinx dośc czesto uwazany jest za żałosny jesli chodzi o problemy z programowanie własnych układów. Altera wręcz przeciwnie. Ale to opinie z internetu, nie musza być prawdziwe.

Jakiegokolwiek JTAG który obsłuży software. Pewno ten platform cable choć bywaja tez zabawki na LPT ktore zapewne nie wspierają nowszych FPGA (nie mam i nie wiem) ...

To zainwestuj na poczatek w klon[a|y] z aliexpress. USB Blaster nadaje sie rowniez znakomicie do debugowania wielu CPU przez JTAG więc te $3 są naprawdę okazją.

[1]

W dniu 12.02.2018 o 22:18, Sebastian Biały pisze:

Programowanie Xilinxa przez programatory na LPT to mordęga :-/ O ile małe CPLD jeszcze jakoś szło zaprogramować bez dostania hercklekotu, to w przypadku FPGA jest to loteria. Tylko i wyłącznie jakiś klon DLC9G

Nie powinno imponować ile kasy się w coś pakuje ale ile się wyciąga, pakowanie to nie sztuka. Umie to robić byle rząd podle przeciętnego kraju, Jednak żyjesz odklejony od rzeczywistości. Tandeda jest wszędzie, począwszy od krajalnicy do chleba, poprzez bankomaty a konczywszy na rakietach Kima. Metody (nowoczesnego) zarządzania produkcją tandety nie zmieniają faktu, że nadal to jest tandeda z założenia. Jeśli jest jakaś wąska grupa produktó lub usług,, która nie sprawia na pierwszy rzut oka wrażenie tandety to jest tylko wyjątek potwierdzający regułę, lub po prostu jedynie powierzchowna opinia, która rozsypuje się przy dokładnym zbadaniu owego produktu lub usługi.

W dniu 2018-02-12 o 21:58, Sebastian Biały pisze:

Dzięki za wcześniejszą odpowiedź, ale jeszcze pomęczę bo mam niedosyt. Z tego co napisałeś to systemy EDA mają świetną kontrolę na poziomie wykonywania podstawowych cegiełek, domyślam się też że składanie cegiełek w większe moduły też jest jakoś opanowane. Z tego co piszesz to w projektowaniu cegiełek używa się tylko kodu, nie ma żadnych schematów graficznych. W sumie można przyjąć że to jest akceptowalne rozwiązanie, małą cegiełkę można jakoś ogarnąć koncepcyjnie w głowie (ewentualnie machnie się na boku na kartce schemat :) ), a potem już maszyny to przerabiają dalej. Pozostaje dla mnie kwestia jak dochodzi do stworzenia wymagań dla cegiełek i definicji ich powiązań między sobą. Czy ten proces tez zachodzi w jakimś kodzie bez nawet jednego rysunku blokowego na etapie wstępnego projektowania? A co by było jakby 10 lat temu był format schematu który można łatwo podzielić na części i łatwo wersjonować? Zastanawiam się czy całkowita rezygnacja z wersji graficznej układu nie jest jakimś upośledzeniem w pracy projektantów, czy faktycznie człowiek może zrezygnować z języka graficznego i zmienić się w interpretator plików tekstowych. Pytanie co się dzieje jak spotka się grupa projektantów i mają coś do omówienia - czy na tablicy piszą instrukcje czy jednak malują prostokąty i kreski?

To jedno z drugim ma związek bezpośredni, chyba że mówisz o zamówieniach rządowych. W firmie komercyjnej inwerstujesz po to by osiagnąc zysk. Poniewaz w jakośc oprogramowania inwestuje się ogromne pieniadze prywatne możesz założyć że przynosi zysk.

Wręcz przeciwnie, pracuje w miejscu gdzie rzeczywistośc jest silnie namacalna.

To nie jest odkrywcze, ale dla wielu może być zdumiewające że istnieja metody pozbywania się tandety z produkcji software. Doprowadzone czesto do perfekcji. Nie oznacza to że na wyjsciu nie ma tandety, bywa że specyfikacja zawiera tandete właśnie.

Bo zalożenia. Zmień założenia dostaniesz produkt taki jak chcialeś. To wlasnie najciekawsze: potrafimy tym sterować, choć każde podwyższenie jakości kosztuje dodatkowe pieniądze i nie zawsze jest to cel biznesowy. A na rynku EDA takie cele biznesowe istnieją gdzie specyfikacja nie okresla tandety. I jej nie dostajesz bo procesy weryfikacji na to nie pozwalają.

Poniewaz mało która firma soft i hard prowadzona przez Staśka ma w ogóle pojecie jak robić lepiej. A nawet jak ma to lepiej oznacza drożej. Siedza wiec w małych niszach i dłubią swoje tandety wyszlifowane do perfekcji.

Wszedzie testy. Wielopoziomowe. Ale nie stać Cie na software do tego. Ba, założe nawet że nie znajdziesz nigdzie wersji demo. Ten software jest zbyt drogi aby byl powszechnie dostepny (w tym dla konkurencji, serio).

Oczywiście że są. Jeśli masz firme Staśków ciężko z nich zrezygnować. Ale uzywanie narzędzi do rysowania schematów powoduje że nie możesz stosować wielu technik programowania i weryfikacji przeznaczonych do utrzymywania jakości i ułatwienia pisania. Rownież praca w grupie na schematach to kiepski żart. Dlatego jesli chcesz to robić wydajniej schematy są bez sensu.

Jest w specyfikacji, w zalezności od tego kto zamawia i u kogo specyfikacjie potrafią być szczegółowe na poziomie *napisanych* testów przez zamawiającego. To ile swobody implementacyjnej dostaniesz bywa trudne do okreslenia. Warto wiedzieć że w świecie EDA powszechne jest

*kryptowanie* kodu pomiedzy firmami. Firma X pisze jakiś soft i w formie zaszyfrowanej pozwala uzywać firmie Y. Jedyne co Y wie to opis funkcjonalny, czasem jakiś zestaw testów emulujących zachowanie i tyle. Więc jest to temat trudny do skrystalizowania w jednej odpowiedzi.

Nigdy nie dalo się łatwo wersjonować, szukać różnic, szukać blame, mergować. Schematy nie nadają się do systemów kontroli wersji. Dokładnie do tych samych wniosków dochodza np. "programiści" LabView. Prezentacja graficzna algorytmu zawiera za duzo zbednych metainformacji ktore uniemożliwiają wydajna prace w grupie.

Ponieważ ma to zalety. Trzeba poświęcić przyzwyczajenia i dostac do reki dużo narzedzi które nie mają sensu na schematach (coverage, lint, asercje, kontrola wersji, merge itp itd).

Obecnie rozmawiają w języku wzorców projektowych, rysuja schematy blokowe. Identycznie jak programisci software ktorzy tez pisza kod, często bardzo podobny.

Taa, znam kilka spółek technologicznych, które chwalą się inwestycjami w niewiadomo jakie technolgiie ale prawda jest takie że nic z tego co zrobiły nie są w stanie sprzedać. Taki ten bezpośredni związek. Wcale jedno nie gwarantuje drugiego.

Ale co masz do tych Staśków, to że tworzą własne biznesy zamiast pracować dla kogoś? Większość "firm Staśków" mimo zarzutu jaki wznosisz jednak świetnie sobie radzi w tej niszy, a klienci których obsługują są zadowoleni. Dla klienta nie ma znaczenie czy sterownik jest na '51 czy na armii jeśli spełnia oczekiwania funkcjonalne. Przyszłość technologi to wcale nie muszą być corpo, przyszłością mogą być Ci Staśkowie, bo tylko w ich skali biznesu będzie się opłacać robić tanio, trwale i dobrze.

Dokładnie.

Też się często nad tym zastanawiam.

Niby korpo ma teoretycznie wielkie możliwości ale na skutek kulejącego zarządzania oraz zatrudniania armii niezbyt przydatnych ludzi, nie jest w stanie tych możliwości wykorzystać. Po prostu przejada pieniadze (na różne narzędzia również, które później leżą na półce). Ale to taka cech każdej większej organizacji; po przekroczeniu pewnego poziomu staje się urzędem. :)

jp

Więc zaciągają kredyt. Padną mimo wszystko. Są firmy rozwijające swoje produktry soft/hard przez dziesięciolecia. Gdyby pracowały w nich same Staski padły by bardzo szybko bo sług technologiczny jest na bardzo wysoki procent.

Nie tworza trendów o których mowa w tej dyskusji. Staski mają zostać.

Nie. Czasem ma znaczenie. Na tym polega współpraca z duzym zleceniowacom. Czasem wie doskonale czego chce.

Nie obserwuje tego na rynku software ani hardware. Zazwyczaj Staski robią tanio, kiepso i troche działające.

dług

ą

Bardzo często jest tak, że to "wie czego chce" okazuje się wpojoną kiedyś w przeszłości przez jakiegoś niekompetentnego pracownika, nieuzasadnioną bzdurą. "To czego chce" staje się mantrą powtarzaną latami w np. wymaganiach do przetargu. Oczywiście ci, co chcą wygrać w tych zawodach przetargowyvh muszą później dzielnie"rozwiązywać problemy nieistniejące w innych systemach", bo tak.

W dniu sobota, 10 lutego 2018 14:24:16 UTC+1 użytkownik Sebastian Biały napisał:

?? Jak napiszesz w HDL'u strukturalnie, to kazdy bedzie wiedział!! Jaka jest rórnica pomiedzy HDL'em strukturalnym, a schematem? Ano żadna, zamiast rysunku piszesz "podłącz wyjście U1-a do wejścia U2-a"..

Boszsz.. Ty naprawdę robisz w jakiejś korporacji?!

Tak wam łby wyprano?! Ty nawet bredzisz takie głupoty jak, cyt.:

"Nie jest łatwo. Ale układy FPGA poganiane sa napięciami niskimi, np. 1.8V. Ciezko to z czymkolwiek połaczyć"

BZDURY^N !! Nie słuchać niedouka !!

Toż to 'elementarny elementarz' FPGA, o którym tzw. wymogi, testy, i diabły wiedzą co, nie mają pojęcia. Nawet nie wiedzą co robią.

A Ty.., nawet nie wiesz jaką bateryjkę podpiąć, cobyś wiedział jak to działa.. Jestem tego PEWIEN !!

W dniu sobota, 10 lutego 2018 14:24:16 UTC+1 użytkownik Sebastian Biały napisał:

W Bata cięcie, też zajęcie.. Wuj tam z rynkiem.. Tutaj mamy grupę elektroniczną. Dalej uważasz, że z wszelkimi moimi niewiedzami i brakiem pojęcia, miganiem diodami, naciskaniem guzików, itp.. , nie da się podłączyć FPGA do świata zewnętrznego? Z 1.8V ?! Cieńki bolek... Żałosne!!

Mówiąc o przetragach masz na mysli wlasne doświadczenia z projektami dla rzadu. Nie, nie mowie o takich, tam jest ogromna ilośc patologii. Powiem tak: zleceniodawca wojskowy, lotniczy etc zazwyczaj wie doskonale czego chce. Przychodzi z *dokladnie* wyszczególniona metodyka testowania, do stopnia gdzie okresla minimalne akceptowalne poziomy coverage testów hardware. Masz inne doświadczenia. W duzych firmach z EDA nie ma juz od bardzo dawno miejsca na fuszerkę. Oczywiście mozna to nie akceptowac, zalamywać ece i przytaczać problemy z przetargami przy produkcji nastepnego systemu głosowania do Semju. To nie ta skala i nie ci ludzie.

Nigdy w życiu. Mam na myśli największe_prywatne_ instytucje finansowe w pl.