Witam
Mam przed sobą DSK, w którym za komunikację z LPT odpowiada scalak z rodziny Cypress 37K, dokładnie CY37128. Rzecz w tym, że w programie napisanym w VHDL jest błąd. Źródło jest jawne, istnieje jego nowsza wersja, już poprawiona. To źródło kompiluje się poprawnie w Warp 6.3. Mam też zdjęte ze strony ISR 4.0. Potrzebuję odpowiedzi na pytanie, jak wygląda programator JTAG-owy na port LPT i czy można go szybko wykonać samemu i z użyciem powyższego oprogramowania wrzucić do środka. Jeśli nie, to gdzie i czym to wrzucić, jeśli ma się plik JEDEC? Moje zainteresowanie budzi głównie procek, który leży koło tego PLD, chciałbym więc w miarę szybko zwalczyć PLD i zająć się tematem głównym. Będę wdzięczny za wszelką pomoc.