Ima li neki program koji bi neku shemicu od 2-3 ttl-a pretvorio u kod za isprogramirati neki PAL/GAL chip... ili ima neka dobra dusa koja bi to mogla napraviti ko od sale da se ne patim previse... radi se o jednom 74138 i dva 7400 chipa... nista prekomplicirano ali posto nisam se time bavio trebalo bi mi vremena dok ne udjem u stos iako bi volio to sam napraviti pa mozda ima neka dobra knjiga ili pdf za takve stvari sa primjerima...
ne nisu... mogu napraviti shemu... vrlo je jednostavna stvar... na ulaze
74138 se spajaju 5 signala, sa 4 njegova izlaza se uzimaju i onda se spajaju na 4 NOR vrata iz cega se dobivaju tri signala, plus jedna vrata sa spojenim ulazima se koriste samo kao inverter 6. signala... dakle na PAL chip bi imao
6 ulaza i 4 izlaza... ako bi to bilo moguce imam novih PAL chipova pa bi trebao pogledati kojih tocno pa da se za njega napravi fajl tako planiram reducirati broj chipova sa 3 na 1 posto je plocica dosta mala... druga opcija je koristenje smd ttl-ova ali ovo sa PALom bi mi izgledalo bolje a i barem malo bi otezao kopiranje sklopa :-) ima li neka literatura tipa programiranje PAL chipova za pocetnike sa primjerima od jednostavnijih do slozenijih :-) ne sjecam se da smo uopce spominjali ih u skoli a kamoli nesto radili ili vjezbali tako da skolkska literatura iz mog doba ne pomaze... mozda ima nesto iz novije povijesti... -Rio-?
IMHO najbolje ti je uloziti vrijeme u ucenje WinCUPL-a. Ima ih mnogo na Netu, ovaj mi je prvi pao pod tipke: ftp://ece.buap.mx/pub/WINCUPL/
WinCUPL je odavno u public domeni, ima ih posvuda ali zbog proliferacije VHDL jezika sve manje se koristi osim mozda na nekim akademijama. WinCUPL I dan danas odrzava Atmel
formatting link
ali samo za njihove CPLD-ove, a moj savjet ti je da negdje na "undergroundu" nabavis (jer sam ga vidjao) original WinCUPL ili custom-izirani stari Texas Instr. TI-WinCUPL koji ima mogucnost programiranja svih (ili velike vecine) PLD/GAL-ova, ali nazalost nije u "sluzbenom" opticaju, nego u undergroundu. Kada kazem "programiranje" mislim na WinCUPL-ovu mogucnost generiranja programskog file-ka u JEDEC formatu (.JED) s kojim "feed-as"-bilo koji kompatibilni PAL/GAL programator. Glede TTL library-a za WinCUPL nisam naisao na nista "univerzalno" jer WinCUPL ne prihvaca elektricnu shemu vec niz Boolean-jednazbi i/ili izraza s kojim se opisuje funkcija chipa, pa tako I funkcionalnost standardnih TTL
74xxx chipova. Osim Boolean-izraza, moguce je u WinCUPLu izvesti TTL 74xxx funkcionalnost upisivanjem "truth" tablica (na pobudu inputa upisujes kako se odaziva output) I to mozes definirati kao blokove koji predstavljaju pojedine TTL 74xxx funkcije.
Ako "bas" zelis TTL shema-to- JEDEC mogucnost, onda probaj ovo: ja sam svojevremeno koristio kombinaciju starog OrCAD/PLD v9.2 sa originalnom OrCAD-ovim library-em TTL 74xxx funkcija u kombinaciji sa OrCAD-ovim PLD-synthesizerom (synth pretvara shemu u JEDEC)
formatting link
ili OrCAD + komercijalni synthesizer (Synario I sl.). Danas veci dio tih firmi su ugasene ili akvizirane, tako da ce ti biti malo teze naci. Ovaj dokument doduse vrijedi za Lattice ali komcept je isti ya sve PLD-ove:
formatting link
Dakle uz OrCAD trebas i synth shema-to-JEDEC. Spomenuvsi Lattice, i oni imaju CPLD-ove sa toolom koji generira sshemu u JEDEC.
Moguca alternativa ti je stari CPLD zamjeniti sa novim CPLD npr. Xilinx CoolRunner II i koristiti Xilinxov free design software s programskim jezikom VHDL (...u kojem postoji kmpletni TTL 74xxx library) a taj Xilinxov free software ima jos I mogucnost unosenja kompletne sheme, mix-shema+VHDL ili samo VHJDL.
IMHO, WinCUPL je vrlo jednostavan za nauciti.
StoneThrower
formatting link
-------------------------------- ?If at first the idea is not absurd then there is no hope for it? Albert Einstein
Ako je to ¹to radi¹ samo za jednokratnu upotrebu, OK - inaèe vodi raèuna o tome da su PAL-ovi (i GAL-ovi) "obsolete". Dakle, sve te¾e æe¹ ih naæi u prodaji. Kao ¹to reèe Stonethrower, razmisli o CPLD-u. A ako brzina nije kritièna, mo¾e¹ uzeti recimo PIC16F505 (12 I/O pinova) i rije¹itit it softverski. Ta varijanta ko¹ta manje od PAL-a u svakom sluèaju...
--
- while (1);
"I don't believe anything I hear and only half of what I see..."
radi se o projektu za ozivljavanje retro racunala proizvednog prije 1980. godine tako da i trebaju retro rjesenja... palova imam hrpu, NOS preko ebaya tako da nije problem... razmisljao sam cijeli sklop zamjeniti sa nekim modernijim programibilnim chipom koji bi mogao emulirati R6532P, 1k eprom, ram i nesto dodatne logike ali je problem sa inicijalizacijom kod paljenja... svako od tih mocnih modernih rjesenja ima odredjeni proces inicijalizacije koji traje pa tako je nemoguce uskladiti tajminge sa ostatkom ploce bez dodatnih intervencija poput reseta procesora i slicno tako da to ne dolazi u obzir
hvala, proucicu sto si preporucio i vidjeti sta ce mi biti najjednostavnije i najbrze posto nemam previse slobodnog vremena za izucavanje materije... mozda mi "pukne" pa cu se pozabaviti sa proucavanjem... najvise me brine to postavljanje logickih jednadzbi od kojih zaboli glava, mozda pronadjem onu knjigu iz srednje sa bijelim koricama Digitalna elektronika u kojoj bi mogao pronaci stiva koje mi isparilo kroz godine... :-) u obzir mi dolazi samo koristenje pal/gal chipa kojim bi zamjenio 3 ttl-ca ili opcija koristenja smd verzije ttlaca i tako rijesiti problem sa prostorom
je, AFAIK, originator CUPL-a za DOS I kasnije WinCUPL-a. Iy nekog razloga promjenili su ime brand-a pa danas prodaju istu stvar pod drugim imenom (CUBEL) a na sajtu daju free-of-charge, reference manual na
206 stranica i tu je sve sto trebas znati o PAL/GALovima.
Takodjer, na "nasem" serveru pod ebooks/fpga imas par knjiga o CPLD-ovima. _()
StoneThrower
formatting link
-------------------------------- ?If at first the idea is not absurd then there is no hope for it? Albert Einstein
Pa nije to takav problem - ako svo "zelje" oko procesora (a mo¾e¹ i njega) zamijeni¹ nekakvim FPGA-om, jednostavno se jedan pin iz FPGA spoji na naèin da kad zavr¹i inicijalizacija, otpusti reset od CPU-a. Ja sam "za vje¾bu" strpao cijelu Galaksiju u FPGA i sve proradilo - ima¹ cijeli projekt na serveru...
--
- while (1);
"I don't believe anything I hear and only half of what I see..."
tocno ali ja zelim napraviti zamjenu za neispravan dil40 cip koja se utakne u socket na ploci bez dodatnih modifikacija ploce, sjeckanja vodova i slicno... cip se vise ne proizvodi 30 godina pa sam napravio zamjensku alternativu i zelim to sve strpati na dvije plocice povezane jednu iznad druge, na gornju ide dil40 chip a na donju eprom i logika... plocice ne puno vece od dil40 chipa
Napi¹i koji PAL ili GAL æe¹ koristit i koje pinove ¾eli¹ za ulaze i koje za izlaze, probat æu ti slo¾it JEDEC file. Davno je to bilo kad sam to radio za poker aparate.
ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here.
All logos and trade names are the property of their respective owners.