To mo¿e tutaj mi kto¶ podpowie bo widzê, ¿e wiêkszy ruch niz na pl.comp.programming, a temat tak po ¶rodku. Tworze prosty element w VHDL-u,o taki:
ENTITY cnt IS PORT ( clock: IN STD_LOGIC; sload: IN STD_LOGIC; data: IN integer RANGE 0 TO 31; result: OUT integer RANGE 0 TO 31 ); END cnt;
ARCHITECTURE rtl OF cnt IS SIGNAL result_reg : integer RANGE 0 TO 31; BEGIN PROCESS (clock) BEGIN IF (clock'event AND clock = '1') THEN IF (sload = '1') THEN result_reg <= data; ELSE result_reg <= result_reg + 1; END IF; END IF; END PROCESS;
result <= result_reg; END rtl;
Tworze "Schematic Symbol", wrzucam ten element jako jedyny na schemat, pod³±czam I/O markery, prze³±czam na "Bechavioral Simulation", tworze nowe ¼ród³o "Test Bench WaveForm", wybieram zegar dla odpowiedniego wej¶cia i otrzymujê na wszystkich wyj¶ciach linie proste... Jak wybiore jaki¶ licznik z tych gotowych z biblioteki symulacja dzia³a. Co robie ¼le?