witam,
mam plytke ze stratix2 i gniazdo dimm na pamiec ddr, takie samo jak na kazdej /starszej/ plycie glownej od PC-ta; w fpga pracuje m.in. kontroler tej pamieci; kontroler obsluguje 4 porty i wszystko jest ok, poki wszystkie porty sa aktywne; jeden z portow ma funkcje czysto testowa, przez I2C mozna cos do pamieci wpisac lub odczytac i wyswietlic na monitorze; jesli wylacze 'normalne' porty, to przy odczycie za pomoca I2C zawsze pierwszy i tylko pierwszy adres jest odczytywany blednie; w signal tap wyglada to tak, jakby zanim zacznie sie transmisja danych na lini dqs pojawil sie glitch, ktory wpisuje smieci; tylko czemu nie ma zaklocenia przy drugim odczycie ? miedzy jednym dostepem I2C a drugim uplywaja grube milisekundy; moge ten faszywy wpis z pamieci do rejestrow fpga wymaskowac, co wlasnie robie, ale moze mi ktos podpowie zrodlo problemu ?
JA